Tema 5. Sistemas Combinacionales

Tema 5.
SISTEMAS
COMBINACIONALES
Tema 5. Sistemas combinacionales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz
SISTEMAS
COMBINACIONALES
Sistemas combinacionales.
Codificadores
Decodificadores
Multiplexores
Demultiplexores
Comparadores
Detectores de paridad
Sistemas combinacionales (I)

Son aquellos en los que su salida depende
de la combinacin aplicada a sus entradas.
A cada combinacin de entrada le
corresponde siempre los mismos niveles de
salida.
Codificadores (I)
Son circuitos combinacionales que transforman un
nmero decimal en un cdigo binario.
Esta formado por N salidas y 2N entradas, una
por cada nmero decimal.
M = 2N
Codificador
M:N
Codificador (II)
Pueden ser:
Codificadores sin prioridad.
Codificadores con prioridad.
Codificador sin prioridad. Solo puede estar activa

una entrada.
Entradas
Salidas
D1
D0
Codificadores (III)
Codificador con prioridad. Cuando hay ms
de una entrada activa, en la salida se
obtendr la combinacin correspondiente a
la entrada de mayor prioridad.
Entradas
Salidas
D1
D0
Codificadores (IV)
Algunos integrados comerciales:
74148 (Codificador de prioridad 8:3)
74147 (Codificador decimal)
Decodificadores (I)
Son circuitos combinacionales que
transforman un cdigo binario, en cdigo
decimal.
Esta formado por N entradas y 2N salidas.
Decodificador
N:M
M = 2N
Decodificadores (II)
Tabla de verdad de un decodificador 2:4
Entradas
Salidas
E1
E0
D3
D2
D1
D0
Decodificadores (III)
Decodificadores BCD 7 segmentos
Es un tipo especial de decodificador,
empleado para la excitar visualizadores de
LED de siete segmentos o displays.
Esta formado por 4 entradas y 7 salidas.
El estado de las salidas depender, del
dgito decimal que deseemos representar en
el display.
10
Decodificadores (IV)
Teniendo en cuenta la siguiente distribucin de los
segmentos de un display, obtenemos la tabla de
verdad de un decodificador BCD/7 segmentos:
a
f
ba
f g
comn
c
p c
d e
Vista delantera
Vista posterior
11
Decodificador (V)
ENTRADAS
a
f
b
c
e
d
SALIDAS
12
Decodificadores (VI)
74138 (Decodificador 3:8)

74139 (Decodificador 2:4 Dual)
74154 (Decodificador 4:16)
7442 (Decodificador BCD/decimal)
74141 (Decodificador BCD/decimal)
7447 (Decodificador BCD/7 segmentos)
7448 (Decodificador BCD/7 segmentos)
13
Multiplexores (I)
El multiplexor o selector de datos, es un
circuito combinacional formado por N
terminales de seleccin, 2N entradas y una
salida.
Dependiendo de la combinacin binaria
aplicada en los terminales de seleccin,
aparecer en la salida el dato
correspondiente a la entrada seleccionada.
14
Multiplexores (II)
Entradas
2N
MUX
Salida
Seleccin
N
15
Multiplexores (III)
Diseo del MUX 2:1 con puertas lgicas.
Tabla de verdad
E1
E0
S0
Salida (X)
E0
E0 E1 E0 E1 E0 E1 E0 E1
S0
E1
S0
X = E0 S0 + S0 E1
16
Multiplexores (V)
Circuito del MUX 2:1 con puertas lgicas
E0 S0
E0
X = E0 S0 + E1 S0
E1
E1 S0
S0
17
Multiplexores (VI)
Aplicaciones:
Selector de datos.
Resolucin de ecuaciones lgicas.
Conversin de datos paralelo-serie.

74151 (Multiplexor 8:1)
74153 (Multiplexor 4:1 Dual)
74157 (Cudruple multiplexor 2:1)
18
Demultiplexores (I)
Los demultiplexores o distribuidores de
datos, son circuitos combinacionales
formados por N terminales de seleccin y
2N salidas.
Dependiendo de la combinacin binaria
aplicada a los terminales de seleccin, el
nivel de la entrada aparecer en la salida
seleccionada.
19
Demultiplexores (II)
Entrada
DMUX
Salidas
2N
Seleccin
N
20
Demultiplexores (III)
74138 (Demultiplexor 1:8)

74139 (Demultiplexor 1:4 Dual)
21
Comparador (I)
Es un circuito combinacional capaz de
comparar dos combinaciones binarias
presentes en sus entradas.
Permite determinar si las combinaciones
son iguales o distintas. Si son distintas, cual
de ellas es mayor.
Integrado comercial:
7485
22
Comparador (II)
A
Entradas
COMP
7485
A>B
A=B
A<B
Salida
A>B
A=B
A<B
23
Generador-Detector de paridad
(I)
En la transmisin de seales digitales, es
posible que debido a agentes externos
(ruido), algn bit pueda ser modificado.
Para detectar esta variacin es necesario el
uso de sistemas de deteccin de errores.
Entre ellos se encuentran los generadoresdetectores de paridad.
24
(II)
El generador de paridad aade un bit de paridad al
dato transmitido.
A este bit se le denomina bit de paridad.
Existen dos convenios:
Paridad par (even parity). Si el nmero de
unos es par, el bit de paridad es 0. En caso
contrario es 1.
Paridad impar (odd parity). Si el nmero de
unos es par, el bit de paridad es 1. En caso
contrario es 0.
25
(III)
Decimos que un nmero binario tiene
paridad par, si el nmero de unos (1), es par.
Ejemplo: 10001101 (4 unos)
Decimos que un nmero binario tiene

paridad impar, si el nmero de unos (1), es
impar.
Ejemplo: 10011011 (5 unos)
El nmero 0 en binario se le considera de

paridad par.
26
(IV)
Los detectores de paridad, siguen dos
procesos:
Obtienen la paridad del nmero binario
recibido.
Comparan el bit obtenido por el detector, con el
bit de paridad transmitido.
27

Tema 5. Sistemas Combinacionales

Cargado por

Copyright:

Formatos disponibles

Tema 5. Sistemas Combinacionales

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 5. Sistemas Combinacionales

Cargado por

Copyright:

Formatos disponibles

Tema 5.

Sistemas combinacionales (I)

Codificador sin prioridad. Solo puede estar activa

74138 (Decodificador 3:8)

Algunos integrados comerciales:

74138 (Demultiplexor 1:8)

Decimos que un nmero binario tiene

El nmero 0 en binario se le considera de

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.