Compuertas Lógicas

INSTITUTO
TECNOLÓGICO
SUPERIOR DE SAN
ANDRÉS TUXTLA
ELECTRÓNICA DIGITAL
UNIDAD 2
GRUPO 402- A
DOCENTE: JORGE ADAN LUCHO CHIGO
ALUMNO: MARLON KADHIR CASTRO MAYORAL

(161U0120)
2.1 COMPUERTAS LÓGICAS
Las compuertas lógicas son circuitos electrónicos diseñados para
obtener resultados booleanos (0,1), los cuales se obtienen de
operaciones lógicas binarias (suma, multiplicación). Dichas compuertas
son AND, OR, NOT, NAND, NOR, XOR, XNOR. Además, se pueden
conectar entre sí para obtener nuevas funciones. A continuación, se
describirá las características de las compuertas. Este tipo de
dispositivos lógicos se encuentran implementados con transistores y
diodos en un semiconductor y actualmente podemos encontrarlas en
formas de circuitos integrados lógicos. Al mismo tiempo, puedes tu
programar el comportamiento de otra manera, con circuitos
reconfigurables o programable, como microcontroladores o FPGAs. Sin
embargo, en este tutorial veremos las compuertas implementadas en
circuitos independientes y su comportamiento.
COMPUERTA AND:
Para la compuerta AND, La salida estará en estado alto de tal manera
que solo si las dos entradas se encuentran en estado alto. Por esta
razón podemos considerar que es una multiplicación binaria.
Operación:
Q=A.B
Tabla de verdad y símbolo:
COMPUERTA OR:
la compuerta OR, la salida estará en estado alto cuando cualquier
entrada o ambas estén en estado alto. De tal manera que sea una suma
lógica.
Operación:
Q=A+B
COMPUERTA NOT
En la compuerta NOT, el estado de la salida es inversa a la entrada.
Evidentemente, una negación.
Operación:
Q=Q
COMPUERTA NAND:
Para la compuerta NAND, cuando las dos entradas estén en estado alto
la salida estará en estado bajo. Como resultado de la negación de una
AND.
Operación:
Q= (A.B)
NOR
En la compuerta NOR, cuando las dos entradas estén estado bajo la
salida estará en estado alto. Esencialmente una OR negada.
Operación:
Q= (A+B)
2.2 TABLAS DE VERDAD
Estas tablas pueden construirse haciendo una interpretación de los
signos lógicos, ¬ , ∧ , ∨ , → , ↔ ,como: no, o, y, si…entonces, sí y sólo
si, respectivamente. La interpretación corresponde al sentido que estas
operaciones tienen dentro del razonamiento.
Puede establecerse una correspondencia entre los resultados de estas
tablas y la deducción lógico matemática. En consecuencia, las tablas de
verdad constituyen un método de decisión para chequear si una
proposición es o no un teorema.
Para la construcción de la tabla se asignará el valor 1(uno) a una
proposición cierta y 0 (cero) a una proposición falsa.
Negación: El valor de verdad de la negación es el contrario de la

proposición negada.
Disyunción: La disyunción solamente es falsa si lo son sus dos

componentes.
Conjunción: Solamente si las componentes de la conjunción son
ciertas, la conjunción es cierta.
Condicional: El condicional solamente es falso cuando el antecedente

es verdadero y el consecuente es falso. De la verdad no se puede seguir
la falsedad.
Bicondicional: El bicondicional solamente es cierto si sus

componentes tienen el mismo valor de verdad.
2.3 ALGEBRA BOOLEANA: TEOREMAS Y POSTULADOS
Cuando se trabaja con circuitos digitales es muy común que al final de
un diseño se tenga un circuito con un número de partes (circuitos
integrados y otros) mayor al necesario.
Para lograr que el circuito tenga la cantidad de partes correcta (la menor
posible) hay que optimizarlo (reducirlo).
Un diseño óptimo causará que:
– El circuito electrónico sea más simple.
– El número de componentes sea el menor.
– El precio de proyecto sea el más bajo.
– La demanda de potencia del circuito sea menor.
– El mantenimiento del circuito sea más fácil.
– Es espacio necesario (en el circuito impreso) para la implementación
del circuito será menor.
En consecuencia, que el diseño sea el más económico posible. Una
herramienta para reducir las expresiones lógicas de circuitos digitales
es la matemática de expresiones lógicas, que fue presentada por
George Boole en 1854, herramienta que desde entonces se conoce
como álgebra de Boole.
Las reglas del álgebra Booleana son:
∙ (punto): significa producto lógico.
+ (signo de suma): significa suma lógica.
Operaciones básicas en el álgebra booleana
Ley Distributiva, ley Asociativa, ley Conmutativa
Precedencia y Teorema D’Morgan
Para asegurarse de que la reducción del circuito electrónico fue exitosa,

se puede utilizar la tabla de verdad que debe dar el mismo resultado
para el circuito simplificado y el original.
2.3.1 MINIMINIZACION DE FUNCIONES LÓGICAS
Básicamente es la simplificación de una función, obteniendo una
expresión que contenga menos términos o menos variables que la
función original. Esto se refleja en la obtención de circuito más
económicos por tener un menor número de compuertas.
La simplificación de estas funciones puede realizarse con el uso de
álgebra de Boole, pero no es un método sencillo de ejecutar. La
manipulación de funciones booleana puede llegar a ser muy compleja y
muchas veces es necesario un ingenio considerable y quizás mucha
suerte.
La minimización con álgebra de Boole presenta dos limitaciones
importantes:
No existe un algoritmo que nos garantice encontrar la forma más simple
de la expresión.
· Dado un determinado resultado intermedio no hay forma de saber si
realmente hemos llegado a la forma mínima.
Forma de dos niveles:
Cualquier función booleana puede ser implantada con dos niveles de
compuertas.
Como se señaló anteriormente una función
puede ser representada utilizando la forma
suma de productos como:
f = ( )+( )+( ) .......+ ( )
De esta manera los términos ( ) son
productos de las variables de entrada
(negadas o no ) que se realizan con
compuertas AND. Los + se realizan con una
compuerta OR de tantas entradas como
términos productos haya en la función.
Como resultado tendremos que la función puede realizase con dos
niveles de compuertas:
El nivel 1 representado por las compuertas AND y el nivel 2
representado por la compuerta OR, como se muestra en la figura. (En
el nivel 1 se consideran también las variables negadas, que siendo
formales se implantan con una compuerta NOT.)
Como señalamos anteriormente, la simplificación de las funciones
lógicas es una meta importante por el hecho de que cuanto más sencilla
sea la función, más fácil será construir el circuito equivalente. El objetivo
de la simplificación es el de minimizar el costo de implantación de una
función mediante componentes electrónicos, donde el costo depende
del número y complejidad de los elementos necesarios para construirla.
La optimalidad de la simplificación utilizando Algebra de Boole depende
de la habilidad del diseñador para aplicar la propiedad más adecuada
en cada paso del proceso. Esta tarea se hace cada vez más difícil al
crecer la complejidad de la expresión. Por ello, se utilizan algunos
métodos que facilitan y automatizan el proceso de simplificación de las
funciones lógicas, como lo son los Mapas de Karnaugh, y el método de
Quine-McCluskey. (Para este curso solo se cubrirá el método de Mapas
de Karnaugh) l
En este punto, siendo la minimización el último paso antes de la
implantación en el diseño de un sistema digital y antes de pasar a
describir el método de minimización utilizando Mapas de Karnaugh,
resumamos los diferentes pasos que deben seguirse en un problema
de diseño de lógica combinacional.
1.Se toman las proposiciones y se simbolizan.
2.Se construye una tabla de verdad con todas las combinaciones
posibles de las variables de entrada y se coloca un 1 para las
combinaciones que cumplan con las condiciones de diseño.
3.Se obtiene la forma canónica Suma de productos tomando los
minterminos de la tabla de verdad que sean iguales a 1.
4.Se simplifica la función utilizando Mapas de Karnaugh y se obtiene
una expresión mínima de dos niveles
5. Se realiza el diagrama circuital y se implanta el circuito.
2.4 FAMILIAS LÓGICAS
Los diferentes tipos de dispositivos lógicos se clasifican en "familias", de
las cuales, las más importantes son la familia TTL y la familia CMOS.
Estas familias son:
TTL (Transistor-Transistor Logic), hecha con transistores bipolares.
CMOS (Complementary Metal Oxide Semiconductor) hecha con
MOSFETs.
ECL (Emitter Coupled Logic) para velocidades extremadamente altas.
NMOS, PMOS para circuitos integrados a gran escala (Very Larg Scale
Integrated) VLSI.
Familia Lógica TTL:

La familia lógica-transistor-transistor se desarrolló usando interruptores
a transistor para las operaciones lógicas, y define los valores binarios
como
0 V a 0,8 V = lógica 0
2 V a 5 V = lógica 1
La familia TTL es la más grande de los circuitos integrados (ICs), pero
la familia CMOS está creciendo rapidamente. No son caros, pero
consumen mucha energía y deben alimentarse con +5 voltios. Las
puertas individuales, pueden consumir de 3 a 4 mA.
Las versiones Schottky de bajo consumo de chips TTL, solo consumen
un 20% de energía, pero son más caras. Los números de piezas de
estos chips llevan LS en el centro de su nomenclatura.
Familia Lógica CMOS:
La familia CMOS (complementary metal oxide semiconductor), contiene
la mayor parte de los equivalentes chips TTL. Los chips CMOS tienen
mucha menor necesidad de energía (consumen sobre 1 mA) y operan
con un gran rango de voltajes de alimentación (normalmente de 3 a 18
voltios). La nomenclatura del modelo CMOS llevan una C en el centro
de su numeración, por ejemplo, el 74C04 es el CMOS equivalente del
TTL 7404. Un gran inconveniente es la extrema sensibilidad a la
electricidad estática -se deben proteger cuidadosamente contra las
descargas de electricidad estática.
Circuitos Integrados Lógicos NMOS y PMOS:
Los semiconductores PMOS y NMOS (P- and N-channel Metal Oxide
Semiconductors), ofrecen la ventaja de una mayor densidad de
componentes que los chips TTL. No hay tantos equivalentes con la
familia TTL (la familia CMOS, tiene muchos más). Son sensibles a los
daños causados por la electricidad estática.
Designaciones de Componente:
Los circuitos integrados de la familia lógica TTL, tienen una designación
de pieza formada por un número de cuatro a cinco dígitos. Con la
incorporación de otros tipos de construcciones de dispositivos, se
añadieron letras al centro de la numeración, para recordar al usuario
que no se está utilizando el chip básico TTL. Los números de
dispositivos que empiezan con un prefijo corresponden a su serie,
seguida por otro número que identifica el chip individual.
7400 La designación TTL.
74C00 El equivalente CMOS.
74LS00 La implementación del Schottky de bajo consumo.

Compuertas Lógicas

Cargado por

Copyright:

Formatos disponibles

Compuertas Lógicas

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Compuertas Lógicas

Cargado por

Copyright:

Formatos disponibles

INSTITUTO

DOCENTE: JORGE ADAN LUCHO CHIGO

ALUMNO: MARLON KADHIR CASTRO MAYORAL

Negación: El valor de verdad de la negación es el contrario de la

Disyunción: La disyunción solamente es falsa si lo son sus dos

Condicional: El condicional solamente es falso cuando el antecedente

Bicondicional: El bicondicional solamente es cierto si sus

Ley Distributiva, ley Asociativa, ley Conmutativa

Precedencia y Teorema D’Morgan

Para asegurarse de que la reducción del circuito electrónico fue exitosa,

Familia Lógica TTL:

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.