Error de cuantificación:

- La cuantificación de una señal introduce un error de cuantificación, definido como la diferencia

entre el valor real de la señal y el valor de la señal cualificada, es decir, la diferencia entre la
magnitud de la señal de entrada y la de salida. Ejemplo:
- Si los niveles de cuantificación corresponden a valores de 0,1,2,… volts y la señal de entrada es
de 1.2 V. La señal cuantificada de salida es 1 V, con lo que el error de cuantificación es de 0.2 V.
- El nivel de decisión para el redondeo hacia arriba o hacia abajo, suele tomarse a la mitad del
intervalo de cuantificación. El tipo de redondeo para un nivel de entrada igual al nivel de decisión
se define en el diseño. El error de cuantificación representa, ruido adicional que depende del
número de niveles de cuantificación. Cuanto menor sea éste, mayor será el ruido.

TIPOS DE CONVERSORES ANALÓGICOS-DIGITALES (ADC)

I. ADC de conversión directa o ADC Flash:


• Tiene un comprador que lo enciende para cada

rango de voltaje decodificado. El banco
comprador introduce un circuito lógico que
genera un código para cada rango de voltaje. La
conversión directa es muy rápida, pero
usualmente solamente tiene 8 bits de resolución
(256 comparadores) o menos, y necesita un
circuito caro y grande. Los ADCs de este tipo
son fisicamente grandes, tienen una alta entrada
de capacitancia, y son propensos a producir
fallos en las salidas (Al poner en las salidas un
código fuera de secuencia). Hay muchos de
estos utilizados para señales de video u otras
rápidas.



Los conversores de tipo flash o conversión
directa, parten de una concepción radicalmente
opuesta: la velocidad es el objetivo básico de
esta arquitectura y el costo que se debe pagar
por ello es un circuito muy complejo aunque
sencillo a nivel de concepto. Dos señales
participan en la etapa de entrada, la propia señal analógica que se debe convertir y una señal
de referencia. En la configuración básica, la señal analógica se aplica a las puertas no
inversoras de un cierto número de amplificadores operacionales que, utiliza- dos como
comparadores, están dispuestos en paralelo, a la entrada de un decodificador. A la entrada
inversora de cada comparador se aplica la tensión de referencia, que a su vez ataca una red
de resistencia de valor idéntico y dispuestas en serie. El resultado es la diferencia de tensión
entre dos comparadores sucesivos es de 1 LSB. 



La complejidad de la arquitectura flash se deriva precisamente del elevado número de
comparadores necesarios a medida que aumenta el número de bits que se desea obtener a la
salida. El número de éstos es 2n−1, donde n es el número de bits de salida, no es de extrañar
que los conversores de tipo flash ven limitada su resolución por su elevada integración. 

 

El resultado es que no existe ningún convertidor flash que ofrezca una resolución de 16 bit, y
que mas allá no son prácticos teniendo en cuenta el tamaño del chip, el correcto
funcionamiento de los comparadores e incluso el precio. Este tipo de conversor por razón de
velocidad es ampliamente usado en el campo de las telecomunicaciones, los instrumentos de
medida y, en general, el tratamiento de señales rápidas como la de vídeo. 


II. ADC de aproximación sucesiva:


• Utiliza un comparador para rechazar rangos de voltajes, eventualmente establecidos en los

rangos de voltaje final. Es una técnica de conversión más efectiva que la anterior. Se utiliza
ampliamente debido a su combinación de alta resolución y velocidad. El esquema es
prácticamente el mismo, difieren en que el contador dentro del registro no es un contador
secuencial de uno en uno, sino un contador programable que se incrementa o decrementa de
acuerdo a la influencia del bit de mayor peso (SAR). 



De esta manera no es necesario contar con 2n veces como lo hacia el contador tipo rampa,
ahora la cuenta máxima solo es de n veces. El SAR pone el bit MSB en ”1” y todos los
restantes en ”0”. La cantidad es tomada por el DAC de tal manera que su equivalente
analógico se compara con al señal de entrada. Si la salida del DAC es mayor que la entrada,
se elimina el ”1” del bit MSB y se pone a ”1” el bit inmediatamente anterior, con todos los
demás bit en ”0”, y así sucesivamente hasta que se logre encontrar una secuencia análoga
pero que resulta ser menor que la entrada de la señal, cuando ocurra esto, el bit mantendrá su
valor y se pone a ”1” el bit inmediatamente anterior. El procedimiento anterior se repite hasta
terminarse de probar ”1” en cada bit del contador. Lo anterior equivale a un tanteo digital, a
medida que se avanza, el procedimiento se va estabilizando hasta llegar un valor estable y que
corresponderá con el valor de la medición. Se muestra la salida característica de este tipo de
conversor. El ADC de aproximaciones sucesivas es de los más utilizados, es posible encontrar
modelos capaces de suministrar 16 bits en la salida y realizar la conversión en un tiempo de
unas decenas de microsegundos. Los modelos de 12 y 8 bits, son los más comunes y ofrecen
una elevada velocidad a un precio ajustado. 




III. ADC Delta-Encoded (Codificación Delta):


• Tiene un contador arriba abajo que provee un convertidor digital analógico (DAC). Tanto la
señal de entrada como el DAC ambos van a un comparador. El comparador controla el
 contador. El circuito utiliza retroalimentación negativa del comparador para ajustar el contador
mientras la salida del DAC está lo suficientemente cerca de la entrada de la señal. El número
es leído del contador. Los convertidores Delta tienen rangos muy amplios, y una alta
resolución, pero el tiempo de conversión depende del nivel de la señal de entrada, por lo que
siempre tendrá una garantía aún en el peor de los casos. Los convertidores Delta son muchas
veces buenas opciones para leer señales del mundo real. Muchas señales de sistemas físicos
no cambian abruptamente. Algunos convertidores combinan las aproximación delta y la de
aproximación sucesiva, Esto trabaja bien con altas frecuencias que son conocidas para ser
pequeñas en magnitud.


IV. ADC Digital de Rampa de Escalera:


• Se basa en la comparación de la señal analógica de entrada con una señal de rampa definida
con precisión. Se comienza activando un pulso de inicio en la lógica de control, con esta
acción el contador se inicializará en cero, entregando en sus salidas el código binario del cero
digital. La secuencia pasa directamente como entrada paralelo al DAC que responde con 0 [V]
a la salida. Esta señal es usada como entrada de referencia a un comparador, el cual compara
la magnitud de la señal analógica de entrada con el valor entregado por el conversor. Del valor
que proporcione el comparador dependerá que el contador continúe contando o bien, se
detenga, pues si el comparador entrega un ”1”, entonces el reloj continuará alimentando al
comparador. De lo contrario si entrega un ”0”, el contador se detendrá. 



La lógica del comparador es si la señal de entrada es mayor que la referencia, entonces el
comparador responderá con un ”1”y se incrementa la cuenta en 1 digital, y así sucesivamente,
sólo la cuenta se detendrá cuando la respuesta del DAC sea mayor que la entrada de la señal
analógica. En este caso, el reloj se detendrá y se tendrá la salida digital del valor de cuenta
anterior. 



























V. ADC Pipeline (Tipo tubería):


• También llamado cuantizador de subrangos, utiliza dos o más etapas de sub rangos. Primero,
una conversión amplia es hecha. Como segundo paso, la diferencia de la señal de entrada es
determinada con un convertidor digital analógico (DAC). La diferencia es el convertidor fijo, y
los resultados son combinados en un último paso. Este tipo de ADC es rápido, tiene una alta
resolución y solo ocupa un tamaño pequeño.
VI. ADC Sigma-Delta:


• La operación básica de un convertidor Sigma-Delta es intercambiar tasa de muestreo por

resolución. Las señales son maestreadas a una tasa mucho mayor que la de Nyquist, pero con
un solo bit de resolución en amplitud. La señal análoga de entrada y el flujo de bits (bits
stream), cuya densidad de un bit es una representación de la magnitud de la señal análoga,
son sumadas. Luego son integradas y entran a un comparador el cual tiene como salida 0 o 1
dependiendo sí la salida del integrador es mayor o menor que el voltaje de referencia del
comparador.



















Esta configuración forma un lazo de retroalimentación negativa fuerte y de alta ganancia el cual
da al ADC excelente literalidad y un error muy pequeño. Esto además minina los efectos del
deterioro de los componentes con el tiempo, haciendo del convertidor muy estable comparado
con sus primos de lazo abierto.


VII. ADC Comparador de tipo rampa (También llamado ADC Integrador, ADC Doble rampa, o ADC
Multi rampa):


• Los de tipo rampa tienen como punto fuerte la precisión, y al mismo tiempo, sólo pueden
aplicarse a señales cuyo nivel oscile de forma muy lenta (un valor típico de velocidad de
muestreo es de 10 muestras por segundo). Este dispositivo consiste en un integrador basado
en un amplificador operacional. 





Para dos entradas, la señal analógica
que se va a digitalizar y una señal de
referencia de valor constante. Un
interruptor se encarga de que una de
las dos esté conectada en todo
momento al amplificador integrador.
Otro interruptor se halla en paralelo con
el condensador, el que permite la
intervención que éste o no. El resultado
de la actuación coordinada de ambos
interruptores es que en la salida se
obtenga una señal de doble rampa. 



Una de subida (la carga del
condensador con la tensión analógica
en la entrada) y la de bajada (con la
 tensión de referencia a la entrada). El cálculo de la señal digitalizada se fundamenta en la
relación entre los tiempos de subida y bajada, de acuerdo con la siguiente ecuación.



Donde ts , es el tiempo de subida o de muestreo y tm el de bajada o
de medida, Vref es la tensión de referencia y Va es la tensión
analógica. 



Los tiempos de muestreo y de medida son detectados por un contador que se encuentra a la
salida del integrador y dependen de la resistencia, el condensador y la tensión de entrada.
Dada sus especiales características, los ADC de doble rampa se utilizan, por ejemplo, en los
voltímetros digitales, por su exactitud e inmunidad al ruido. Pueden alcanzar una resolución de
hasta 18 o 20 bits. 


VIII.ADC Voltaje frecuencia:

• En este tipo de conversores, el voltaje continuo de entrada se convierte en un conjunto de

pulsos cuya frecuencia es proporcional a la magnitud del voltaje de alimentación. Los pulsos
se cuentan mediante un contador electrónico, durante un intervalo de tiempo específico y la
cuenta resultante se exhibe como una representación digital del voltaje. Cuando se aplica un
voltaje de entrada el integrador genera un voltaje de salida de rampa con una pendiente
proporcional al voltaje aplicado. Esta rampa se aplica a un generador monoestable el cual
genera un pulso de amplitud definido por el voltaje de entrada rampa. El pulso es realimentado
a un conmutador que descarga el condensador integrador, terminando así la rampa.





























Su utilización es adecuada en ambientes ruidosos, por su alta inmunidad al ruido y exactitud.
Las frecuencias típicas del convertidor voltaje frecuencia son entre 10 KHz a 1 MHz. 


IX. ADC Serie:


• Dentro de los nuevos dispositivos, están los de conversión serie, la cual permite entregar una
secuencia digital de ocho bit (o más) de salida en forma serial. La transmisión serie emplea una
sola trayectoria para transportar bits de información, lo que la hace ideal para comunicaciones
a grandes distancias, por su bajo costo en cableado. Esta transmisión es realizada de forma
síncrona o asíncrona. Muchos de estos dispositivos están basados en el método de capacitor
conmutado, el cual se describe a continuación. 

 

La data paralelo entra al conversor de capacitor conmutado, que corresponde a una red de
condensadores en serie a cada bit y a un interruptor conectado al voltaje de referencia (Vref).
Este valor de voltaje establece los límites superiores y inferiores de la salida analógica. La
conversión está directamente relacionada con el valor de tensión que se carga el condensador,
cada condensador de la rama esta ajustado según el bit que tenga a la entrada, lo que va a
determinar el tiempo de carga. En la generación de la señal analógica, la carga de cada
condensador es conmutada y sumada, obteniéndose la señal por intervalos de tiempo y suma
en el punto inversor del amplificador operacional de la entrada.