Guía No. 5 PSK

GUIA DE LABORATORIOS Versión
DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015
TIPO DE PRACTICA: Proyecto por Etapas Demostrativa x
No NUMERO DE
Modulación: PSK 5 1
TEMA: PRACTICA SESIONES:
Nombre de los Estudiantes
1. Diana Marcela Rozo Moreno Laboratorios

3 No GRUPO 3
2. Nicolás Andrés Muñoz Guzmán de Ingeniería
3. Kevin Eliu Requena Barrera
NOMBRE Comunicaciones
PROFESOR:
Ingeniero Germán A. Montaña Martínez ASIGNATURA: Digitales
FECHA DE ENTREGA: 10 de Octubre de 2015
MATERIALES: Lm555, Lm324, IRL530, 74F151, 74LS193, Resistencias 180KΩ(1), 50KΩ, 330Ω(1),
1KΩ(11), 1N4148, Condensador 100nF(1), Condensador 10nF(1), Dipswitch 8 posiciones, Relé de
5V, Generador de señales, Osciloscopio, Fuente de poder, Sondas de Osciloscopio y caimanes.
REFERENCIAS
1. Clase del docente.

2. Frenzel, L. (2007). Electrónica aplicada a los sistemas de comunicaciones. (3ª Ed). México:
Alfaomega.
3. Ghosh, K. (2008). Principles of electronic communications analog and digital. Boca Ratón:
CRC Press.
4. Tomasi, W. (2003). Sistemas de comunicaciones electrónicas. (4ª Ed). México: Pearson
Education.
Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 1

COMPETENCIAS
 Realizar la modulación PSK por medio de un timer y un MUX añadiendo otros elementos para las
diferentes tareas.
 Diseño de un circuito P/S y amplificador de voltaje de ganancia unitaria y negativa.
Competencia Específica
 Hallar los valores de la modulación por medio de cursores en el osciloscopio y por

medio de cálculos matemáticos.
 Analizar los componentes y la funcionalidad de diferentes sistemas de comunicación para evaluar
las tecnologías utilizadas actualmente.
Realizaciones Competencia Específica
 Observar el comportamiento de la señal PSK mediante ciertos parámetros de medición

como lo es la velocidad del clk, Mod 8 y P/S y su posterior análisis matemático.
 Comprender el funcionamiento de la señal PSK y su importancia en las comunicaciones.
ASPECTOS TEÓRICOS
Modulación por desplazamiento de fase PSK (Phase Shift Keying), es otra forma de
modulación digital angular de amplitud constante.
Se parece a la modulación convencional de fase, excepto que en la PSK la señal de entrada es

una señal digital binaria, y es posible tener una cantidad limitada de fases de salida.
La modulación por desplazamiento de fase o PSK consiste en hacer variar la fase de

la portadora entre un número de valores discretos. La diferencia con la modulación de
fase convencional (PM) es que mientras en ésta la variación de fase es continua, en función de
la señal moduladora, en la PSK la señal moduladora es una señal digital y, por tanto, con un
número de estados limitado.
Manipulación por desplazamiento binario de fase

Manipulación por desplazamiento binario de fase BPSK Binary Phase Shift Keying, son posibles
dos fases de salida para una sola frecuencia portadora ("binario: 2").
Una fase de salida representa un 1 lógico, y la otra un 0 lógico. Cuando la señal de entrada
digital cambia de estado, la fase de la portadora de salida varía entre dos ángulos que están
desfasados 180º. Otros nombres del BPSK son manipulación por inversión de fase (PRK, Phase
Reversal Keying) y la modulación en bifase. La BPSK es una forma de modulación de onda
cuadrada con portadora suprimida de una señal de onda continua (CW, Continuous Wave).

En la modulación por desplazamiento de fase, la frecuencia y la amplitud se mantiene

constantes y se varía la fase de la portadora para representar los niveles uno y cero con
distintos ángulos de fase.
PSK es una modulación de fase donde la señal moduladora (datos) es digital.
Existen dos alternativas de modulación PSK: PSK convencional, donde se tienen en cuenta los
desplazamientos de fase y PSK diferencial, en la cual se consideran las transiciones.
Las consideraciones que siguen a continuación son válidas para ambos casos.
Figura 1.
En PSK el valor de la señal moduladora está dado por

𝟏 𝒑𝒂𝒓𝒂 𝒖𝒏 "1" 𝒃𝒊𝒏𝒂𝒓𝒊𝒐
𝑽𝒎 (𝒕) = {
−𝟏 𝒑𝒂𝒓𝒂 𝒖𝒏 "0" 𝒃𝒊𝒏𝒂𝒓𝒊𝒐
Mientras que la señal portadora sea:
𝑽𝑪 (𝒕) = 𝑬𝒄 𝑪𝒐𝒔𝟐𝝅𝒇𝒄 𝒕
En donde 𝑬𝒄 es el valor pico de la señal portadora y 𝑓𝑐 es la frecuencia de la señal portadora.
La modulación PSK está caracterizada por:
𝑽𝑷𝑺𝑲 (𝒕) = 𝑽𝒄 (𝒕). 𝑽𝒎 𝒕

Cuando:
a. 𝑉𝐶 (𝑡) = 𝐸𝑐 𝐶𝑜𝑠2𝜋𝑓𝑐 𝑡 y 𝐸𝑚 = 1, tenemos: 𝑉𝑃𝑆𝐾 (𝑡) = 𝐸𝑐 𝐶𝑜𝑠2𝜋𝑓𝑐 𝑡
b. 𝑉𝐶 (𝑡) = 𝐸𝑐 𝐶𝑜𝑠2𝜋𝑓𝑐 𝑡 y 𝐸𝑚 = −1, tenemos: 𝑉𝑃𝑆𝐾 (𝑡) = −𝐸𝑐 𝐶𝑜𝑠2𝜋𝑓𝑐 𝑡

Luego:
𝑉𝑃𝑆𝐾 (𝑡) = −𝐸𝑐 𝐶𝑜𝑠2𝜋𝑓𝑐 𝑡 = −𝐸𝑐 𝐶𝑜𝑠(2𝜋𝑓𝑐 𝑡 + 𝜋)
Entre las dos últimas expresiones de 𝑉𝑃𝑆𝐾 (𝑡), existe una diferencia de fase de 180º, y la señal
varía entre dos fases, es por ello que se denomina 2 𝑃𝑆𝐾.
Al sistema modulador de 2 𝑃𝑆𝐾 se lo suele comparar con una llave electrónica controlada por la
señal moduladora, la cual conmuta entre la señal portadora y su versión desfasada 180º.
Figura 2.
El radio de la circunferencia es igual a 1 y representa la amplitud normalizada de la portadora.

En el sistema PSK convencional es necesario tener una portadora en el receptor para
sincronización, o usar un código autosincronizante, por esta razón surge la necesidad de un
sistema PSK diferencial. Es diferencial puesto que la información no está contenida en la fase
absoluta, sino en las transiciones. La referencia de fase se toma del intervalo inmediato
anterior, con lo que el detector decodifica la información digital basándose en diferencias
relativas de fase.
Transmisor BPSK
La figura 3. Muestra un diagrama simplificado de bloques de un transmisor BPSK.

Figura 3.
El modulador balanceado funciona como conmutador de inversión de fase. Dependiendo de la

condición lógica de la entrada digital, la portadora se transfiere a la salida, se a enfasado o
bien desfasada 180º con referencia al oscilador de la portadora.
La figura 4. Muestra el esquema de un modulador de anillo balanceado.
Figura 4.
Este modulador balanceado tiene dos entradas: una portadora que está enfasada con el
oscilador de referencia, y los datos digitales binarios. Para que funcione bien el modulador

balanceado, el voltaje de entrada digital debe ser mucho mayor que el máximo de la
portadora. Así se asegura que la entrada digital controle el estado encendido/apagado de los
diodos 𝑫𝟏 𝒂 𝑫𝟒 . Si la entrada binaria es un 1-lógico (voltaje positivo), los diodos 𝑫𝟏 𝒚 𝑫𝟐 tienen
polarización directa y están encendidos, mientras que los diodos 𝑫𝟑 𝒚 𝑫𝟒 tienen polarización
inversa y están apagados. Tal como se muestra en la figura 5.
Figura 5.
Con las polaridades indicadas se desarrolla el voltaje de la portadora a través del
transformador 𝑻𝟐 en fase con el voltaje de la portadora a través de 𝑻𝟏 . En consecuencia, la
señal de salida está en fase con el oscilador de referencia.
Si la entrada binaria es un 0 lógico (voltaje negativo), los diodos 𝑫𝟏 𝒚 𝑫𝟐 tienen polarización

inversa y están apagados, mientras que los diodos 𝑫𝟑 𝒚 𝑫𝟒 tienen polarización directa y están
encendidos (figura 6).

Figura 6.
En consecuencia, el voltaje de la portadora se desarrolla a través del transformador 𝑻𝟐 ,

desfasado 180º con respecto al voltaje de portadora a través de 𝑻𝟏 . En consecuencia, la señal
de salida está desfasada con respecto al oscilador de referencia.
La fig. 7. Muestra la tabla de verdad, el diagrama fasorial y el diagrama de constelación para

un modulador BPSK. Un diagrama de constelación, que a veces se le llama diagrama de
estado-espacio de señal, se parece a un diagrama fasorial, pero no se dibuja todo el fasor. En
un diagrama de constelación sólo se muestran las posiciones relativas de los máximos fasores.
Figura 7.

Consideraciones de ancho de banda en BPSK

Un modulador balanceado es un modulador de producto; la señal de salida es el producto de
las dos señales de entrada. En un modulador BPSK, la señal portadora de entrada se multiplica
por los datos binarios. Si se asigna +1V al 1 lógico y –1V al 0 lógico, la portadora de entrada,
𝑺𝒆𝒏𝒘𝑪 𝒕 se multiplica por +1 o por –1.
En consecuencia, la señal de salida puede ser +𝟏 𝑺𝒆𝒏𝒘𝑪 𝒕 𝒐 − 𝟏 𝑺𝒆𝒏𝒘𝑪 𝒕 ; el primer producto

presenta una señal que está enfasada con el oscilador de referencia, y el último producto, una
señal que está en fase 180º respecto al oscilador de referencia. Cada vez que cambia la
condición lógica de la entrada, cambia la fase de salida. En consecuencia, para la BPSK, la tasa
de cambio de la salida (baudios) es igual a la tasa de cambio de la entrada (bps), y el ancho
de banda máximo de salida se presenta cuando los datos binarios en la entrada son una
secuencia de 1 y 0 alternados.
La frecuencia fundamental fa de una secuencia alternativa de bits 1 y 0 es igual a la mitad de

la frecuencia de bits (fb/2).
La ecuación de la salida de un modulador BPSK es proporcional a:
𝑺𝒂𝒍𝒊𝒅𝒂 𝑩𝑷𝑺𝑲 = 𝑺𝒆𝒏 𝟐𝝅𝒇𝒂 𝒕 𝑺𝒆𝒏 𝟐𝝅𝒇𝒄 𝒕

En donde:
𝒇𝒂 = Frecuencia fundamental máxima de la entrada binaria (Hz)
𝒇𝒄 = Frecuencia de portadora de referencia (Hz)
Al despejar el producto de dos funciones de seno de la identidad trigonométrica:
𝟏 𝟏
𝑪𝒐𝒔 𝟐𝝅(𝒇𝑪 − 𝒇𝒂 )𝒕 − 𝑪𝒐𝒔 𝟐𝝅(𝒇𝑪 + 𝒇𝒂 )𝒕
𝟐 𝟐
Así, el ancho de banda bilateral mínimo de Nyquist es 𝒇𝑵
𝑩𝑾 = 𝒇 𝑯 − 𝒇 𝑳
𝑩𝑾 = (𝒇𝑪 − 𝒇𝒂 ) − (𝒇𝑪 + 𝒇𝒂 ) = 𝟐 𝒇𝒂
𝒇𝒃
Y en vista de que 𝒇𝒂 = , siendo 𝒇𝒃 : rapidez de entrada de bits,
𝟐
𝟐𝒇𝒃
𝑩𝑾 = = 𝒇𝒃 , Siendo 𝑩𝑾 en ancho de banda mínimo bilateral de Nyquist.
𝟐
La figura 8. Muestra la relación de fase de salida en función del tiempo para una forma de
onda BPSK. El espectro de salida de un modulador BPSK es tan sólo una señal de doble banda
lateral y portadora suprimida, donde las frecuencias laterales superior e inferior están
separadas de la frecuencia de portadora por un valor igual a la mitad de la rapidez de bits. En

consecuencia, el ancho mínimo de banda, fN, necesario para pasar la salida BPSK en el peor de
los casos es igual a la frecuencia o rapidez de entrada de bits.
Figura 8.
DESARROLLO PRÁCTICO
Diseñe el circuito, realice su circuito eléctrico, e implemente para la práctica de laboratorio.
Muestre el
Circuito eléctrico
Procedimiento
1. Sugiero que se realice un circuito de reloj de frecuencia variable que estén entre
𝟏 𝑯𝒛 𝒚 𝟏𝟎 𝑲𝒉𝒛 con un 𝑫𝑪 = 𝟒𝟓%.
2. La señal de la información debe ser de 8 bits, implemente el bit MSB como el más
significativo y va a la izquierda y el bit menos significativo LSB va a la derecha.
3. Diseñe un conversor P/S.
4. Diseñe un amplificador de voltaje de ganancia unitaria y negativa.

Fig. 1 Circuito PSK
TABLA DE DATOS Y MEDICIONES

Organizar tablas de datos acorde con los requerimientos planteados en el desarrollo de la práctica.
RESPUESTA:
MOSFET IRL530
𝑽𝒑 𝑰𝑫𝑺𝑺 𝑽𝑮𝑺 𝑰𝑫
-6V 10mA -2V 4.4mA
 Cálculos matemáticos MOSFET IRL530
Cuando 𝑉𝐺𝑆 = 0𝑉 𝐼𝐷 = 𝐼𝐷𝑆𝑆 𝐼𝐷 = 𝐼𝐷𝑆𝑆 |𝑉𝐺𝑆 = 0𝑉
Cuando 𝑉𝐺𝑆 = 𝑉𝑝 𝐼𝐷 = 0𝑚𝐴 𝐼𝐷 = 0𝐴|𝑉𝐺𝑆 = 𝑉𝑝
Curva de transferencia.
𝐼𝐷𝑆𝑆 = 10𝑚𝐴 𝑉𝐺𝑆 = 0𝑉
𝐼𝐷 = 0𝑚𝐴 𝑉𝐺𝑆 = 𝑉𝑝 = −6𝑉

ECUACIÓN DE SHOCKLEY
𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑃
−2𝑉 2
𝐼𝐷 = 10𝑚𝐴 (1 − ) = 4.4𝑚𝐴
−6𝑉
TIMER 555
𝒕𝟏 𝒕𝟐 Periodo Frecuencia Ciclo de Trabajo
15.93 ms 12.5 ms 28.43ms 35.12 Hz 56.097
El tiempo de carga (salida alta) viene dada por:

𝑡1 = 0.693 ∗ (𝑅1 + 𝑅2 ) ∗ 𝐶
𝑡1 = 0.693 ∗ (50𝐾Ω + 180𝐾Ω) ∗ 100𝑛𝐹
𝑡1 = 15.93𝑚𝑠
El tiempo de descarga (salida baja) viene dada por:

𝑡2 = 0.693 ∗ (𝑅2 ) ∗ 𝐶
𝑡2 = 0.693 ∗ (180𝐾Ω) ∗ 100𝑛𝐹
𝑡2 = 12.5𝑚𝑠
El periodo total es:

𝑇 = 𝑡1 + 𝑡2 = 15.93𝑚𝑠 + 12.5𝑚𝑠 = 28.43𝑚𝑠
La frecuencia de oscilación es:

1 1
𝑓= = = 35𝐻𝑧
𝑇 28.43𝑥10−3
Ciclo Útil
𝑅2
𝐷=
(𝑅1 + 2𝑅2 )
𝐷 = 56.097
GRÁFICAS
Obtener las gráficas explícitamente solicitadas para la comprobación del funcionamiento de los circuitos
más aquellas que se consideren pertinentes para la presentación de los resultados y el análisis de los
mismos.

Fig. 2 Curva de transferencia del MOSFET utilizado en la práctica
Fig. 3 Señal de Reloj
PREGUNTAS POSTERIORES AL DESARROLLO DE LA PRÁCTICA
1. Determine el ancho de banda de la señal de reloj.

RESPUESTA:
1
𝑇=
𝑓
𝑓 = 34.48𝐻𝑧
1
𝑇= = 29.002𝑚𝑠
34.48𝐻𝑧
𝑏𝑖𝑡 1
𝑣= = 34.48𝑏𝑝𝑠
𝑓 29.002𝑚𝑠

2. Determine la velocidad más baja y más alta de la señal de reloj.
RESPUESTA:
Velocidad más baja de la señal de reloj

𝑁𝑢𝑚𝑒𝑟𝑜 𝑑𝑒 𝑆𝑖𝑚𝑏𝑜𝑙𝑜𝑠
𝑣𝑏𝑎𝑗𝑎𝑐𝑙𝑘(𝑡) =
𝑇
1
𝑣𝑏𝑎𝑗𝑎𝑐𝑙𝑘(𝑡) = = 34,48𝐻𝑧 = 34,48𝑏𝑝𝑠
29𝑚𝑠
Velocidad más alta de la señal de reloj

𝑣𝑎𝑙𝑡𝑎𝑐𝑙𝑘(𝑡) =
𝑇
1
𝑣𝑎𝑙𝑡𝑎𝑐𝑙𝑘(𝑡) = = 25,64𝐻𝑧 = 25,64𝑏𝑝𝑠
39𝑚𝑠
3. Elija una frecuencia de trabajo para su práctica.
RESPUESTA: La frecuencia de trabajo empleada para esta práctica de laboratorio es de 34Hz.
4. Justifique la selección del ítem anterior.
RESPUESTA: El relé utilizado en la práctica está formados por una bobina y unos contactos los cuales
pueden conmutar corriente continua o bien corriente alterna. Por esta razón al ser un relé específico de
corriente alterna está limitado a frecuencias de 50-60 Hz, que es la frecuencia que usa la red convencional.
De esta manera, su rango de operación debe ser a una frecuencia inferior de 60 Hz, de lo contrario el relé
quedara siempre activo o disparado debido a que el contacto no responde a tan altas frecuencias.
5. Modele la ecuación matemática del circuito de reloj usada en la práctica.

RESPUESTA:
𝑻
𝟏 𝒑𝒂𝒓𝒂 𝟎 < 𝒕 <
𝟐
𝒇(𝒕) = 𝝎𝟎 = 𝟐𝝅/𝑻
𝑻
0 𝒑𝒂𝒓𝒂 <𝒕<𝑻
𝟐

𝟑𝟗𝒎𝒔
𝟏 𝒑𝒂𝒓𝒂 𝟎 < 𝒕 <
𝟐
𝒇(𝒕) = 𝝎𝟎 = 𝟐𝝅/𝟐𝟗𝒎𝒔
𝟐𝟗𝒎𝒔
0 𝒑𝒂𝒓𝒂 < 𝒕 < 𝟐𝟗𝒎𝒔
𝟐
6. Determine la expresión de la señal del ítem anterior en términos de Fourier, explique

cado uno de los términos.
RESPUESTA:
𝑻
𝟏 𝒑𝒂𝒓𝒂 𝟎 < 𝒕 <
𝟐
𝟏 𝑻⁄𝟐 𝟐 𝑻⁄𝟐
𝒇(𝒕) = 𝒂𝟎 = 𝑻 ∫𝟎 𝒇(𝒕) 𝒅𝒕 𝒂𝒏 = 𝑻 ∫𝟎 𝒇(𝒕) 𝒄𝒐𝒔(𝒏𝝎𝟎 𝒕)𝒅𝒕
𝑻
0 𝒑𝒂𝒓𝒂 <𝒕<𝑻
𝟐
𝟐 𝑻⁄𝟐
𝒃𝒏 = ∫𝟎 𝒇(𝒕) 𝒔𝒆𝒏(𝒏𝝎𝟎 𝒕)𝒅𝒕
𝑻
4 1 1
𝑓(𝑡) = [𝑠𝑒𝑛(𝜔0 𝑡) + 𝑠𝑒𝑛(3𝜔0 𝑡) + 𝑠𝑒𝑛(5𝜔0 𝑡) + ⋯ ]
𝜋 3 5
∞
4 1
𝑓(𝑡)= ∑ 𝑠𝑒𝑛((2𝑛 − 1)𝜔𝑜 𝑡)
𝜋 2𝑛 − 1
𝑛=1
7. Determine la velocidad de cada una de las salidas del bus de selección.

RESPUESTA:
 SELECTOR A
Tb=tiempo de un bit = 57.59 ms
Fb= rapidez de entrada de bits
1 1
𝑓𝑏 = = = 17.36 𝐻𝑧 = 17.36 𝑏𝑝𝑠
𝑇𝑏 57.59𝑚𝑠
 SELECTOR B
1 1
𝑓𝑏 = = = 8.658 𝐻𝑧 = 8.658 𝑏𝑝𝑠
 SELECTOR C
1 1
𝑓𝑏 = = = 4.329 𝐻𝑧 = 4.329 𝑏𝑝𝑠

8. Muestre en graficas separadas cada salida del bus de selección, midiendo todos los
parámetros de la señal.
RESPUESTA:
 SELECTOR A
Fig. 4 Selector A
 SELECTOR B
Fig. 5 Selector B

 SELECTOR C
Fig. 6 Selector C
9. Muestre en un pantallazo la señal de reloj y el bus de selección.

RESPUESTA:
Fig. 7 Señal de Reloj y Bus de Selección

 REFERENCIA A: Señal de reloj
 REFERENCIA B: Selector A
 CH1: Selector B
 CH2: Selector C
10. Explique cómo trabaja el circuito P/S, se debe visualizar la señal de entrada.
RESPUESTA: En la práctica se diseñó un circuito P/S con el integrado 74151, que es un Multiplexor de 8
entradas de datos y una salida.
El funcionamiento de este multiplexor es parecido al de un conmutador, pero en vez de accionarlo

manualmente, se acciona mediante un código binario. El multiplexor consta de 8 entradas y 1 salida y
también 3 entradas de control o de selección. Las entradas de control son las que conmutan cada

entrada con la salida. Por ej. Si en las entradas de control se introduce el número 5 en binario, el
multiplexor conmutará la patilla 5 con la salida, es decir, la información que hay en la patilla 5 aparece en
la salida.
11. Muestre la señal anterior en el osciloscopio.

RESPUESTA:
Fig. 8 Señales de entrada y salida del circuito P/S
 REFERENCIA A: Selector A
 REFERENCIA B: Selector B
 CH1: Selector C
 CH2: Salida del Mux. Código *B5= 10110101
12. Diseñe el circuito de ganancia unitaria y negativa.

RESPUESTA:
FIG. 10.34 Imagen tomada del libro “Electrónica: Teoría de Circuitos y Dispositivos Electrónicos” de
Robert L. Boylestad y Louis Nashelsky. Pearson Educacion, Mexico, 2009. 10 Edición. pág. 610.

El circuito de la practica tiene 𝑅1 = 1𝐾Ω , 𝑅𝑓 = 1𝐾Ω y 𝑉𝑖 = 1,08𝑉
𝑅𝑓
𝑉𝑜 = − ∗𝑉
𝑅1 𝑖
1𝐾Ω
𝑉𝑜 = − ∗ 1,8𝑉 = −1,08𝑉
1𝐾Ω
13. Modele matemáticamente la señal de portadora.

RESPUESTA:
Fig. 10 Señal de Portadora
Ec= 1.08V Fc= 120.2 Hz T= 8.319ms

𝑉𝑚(𝑡) = 𝐸𝑚𝑆𝑒𝑛(𝑊𝑚𝑡)[𝑉]
𝑉𝑚(𝑡) = 1.08 𝑆𝑒𝑛 240.4𝜋𝐾𝑡 [𝑉]
14. Determine la ecuación de la señal 𝒗𝑷𝑺𝑲 (𝒕)
RESPUESTA:
Fig. 10 Señal PSK (CH2)

𝑣𝑃𝑆𝐾(𝑡) = 𝐸𝑐 ∗ 𝑉𝑚(𝑡) ∗ 𝑠𝑒𝑛 2𝜋 𝑓𝑐 𝑡[𝑉]
𝑉𝑚(𝑡) = −1
𝑣𝑃𝑆𝐾(𝑡) = 1.08𝑉 ∗ (−1) ∗ 𝑠𝑒𝑛 2𝜋 120.2𝐻𝑧 𝑡[𝑉]
𝑣𝑃𝑆𝐾(𝑡) = −1.08𝑉 ∗ 𝑠𝑒𝑛 𝜋 240.4𝐻𝑧 𝑡[𝑉]
𝑉𝑚(𝑡) = 1
𝑣𝑃𝑆𝐾(𝑡) = 1.08𝑉 ∗ 1 ∗ 𝑠𝑒𝑛 2𝜋 120.2𝐻𝑧 𝑡[𝑉]
𝑣𝑃𝑆𝐾(𝑡) = 1.08𝑉 ∗ 𝑠𝑒𝑛240.4𝜋 𝑡[𝑉]
15. Solicite al docente la información del bus de datos

RESPUESTA:
El Bus de Datos suministrado por el docente es *B5 = 10110101
Fig. 11 Señal Bus de Datos (CH2)
16. Determine la velocidad de la ecuación de la señal 𝒗𝑷𝑺𝑲 (𝒕)

RESPUESTA:
𝑣𝑃𝑆𝐾(𝑡) =
𝑇
1
𝑣𝑃𝑆𝐾(𝑡) = = 50𝐻𝑧 = 50𝑏𝑝𝑠
20𝑚𝑠

17. Determine el mapa de constelación

RESPUESTA:
𝑐𝑜𝑠𝜔𝑐
±180° 𝑟𝑒𝑓𝑒𝑟𝑒𝑛𝑐𝑖𝑎 0° 𝑟𝑒𝑓𝑒𝑟𝑒𝑛𝑐𝑖𝑎

−𝑠𝑒𝑛𝜔𝑐 𝑠𝑒𝑛𝜔𝑐
0 𝑙ó𝑔𝑖𝑐𝑜 1 𝑙ó𝑔𝑖𝑐𝑜
−𝑐𝑜𝑠𝜔𝑐
18. Determine el plano fasorial

RESPUESTA:
(+90°)
𝑐𝑜𝑠𝜔𝑐 𝑡
(180°) (0°)
−𝑠𝑒𝑛𝜔𝑐 𝑡 𝑠𝑒𝑛𝜔𝑐 𝑡
0 𝑙ó𝑔𝑖𝑐𝑜 1 𝑙ó𝑔𝑖𝑐𝑜
−𝑐𝑜𝑠𝜔𝑐 𝑡
(−90°)
19. Determine el ancho de Banda de la señal 𝒗𝑷𝑺𝑲 (𝒕)

RESPUESTA
Tb=tiempo de un bit = 29 ms
1 1
𝑓𝑏 = = = 34,48𝐻𝑧 = 34,48𝑏𝑝𝑠
𝑇𝑏 29𝑚𝑠
n= número de ciclo de la señal portadora por bit

Fc= frecuencia de portadora (Hz)
𝑓𝑐 = 𝑛𝑓𝑏 = 1 ∗ 34.48𝐻𝑧 = 34.48 𝐻𝑧
Salida BPSK
𝑉𝐵𝑃𝑆𝐾 (𝑡) = 𝑆𝑒𝑛(2𝜋𝑓𝑎 𝑡) ∗ 𝑆𝑒𝑛(2𝜋𝑓𝑐 𝑡)

1 1
𝑉𝐵𝑃𝑆𝐾 (𝑡) = ∗ 𝐶𝑜𝑠(2𝜋(𝑓𝑐 − 𝑓𝑎 )𝑡) − ∗ 𝐶𝑜𝑠(2𝜋(𝑓𝑐 + 𝑓𝑎 )𝑡)
2 2
Fa, frecuencia fundamental máxima de la entrada binaria (Hz)
34.48 𝐻𝑧
𝑓𝑎 = = 17.24 𝐻𝑧
2
1 1
𝑉𝐵𝑃𝑆𝐾 (𝑡) = ∗ 𝐶𝑜𝑠(2𝜋(34.48 𝐻𝑧 − 17.24 𝐻𝑧)𝑡) − ∗ 𝐶𝑜𝑠(2𝜋(34.48 𝐻𝑧 + 17.24 𝐻𝑧)𝑡)
2 2
1
Banda lateral superior = ∗ 𝐶𝑜𝑠(2𝜋(34.48 𝐻𝑧 − 17.24 𝐻𝑧)𝑡)
2
1
Banda lateral inferior = ∗ 𝐶𝑜𝑠(2𝜋(34.48 𝐻𝑧 + 17.24 𝐻𝑧)𝑡)
2
Frecuencia mínima LSB

𝑓𝐿𝑆𝐵 = 34.48 𝐻𝑧 − 17.24 𝐻𝑧 = 17.24 𝐻𝑧
Frecuencia Máxima USB
𝑓𝑈𝑆𝐵 = 34.48 𝐻𝑧 + 17.24 𝐻𝑧 = 51.72 𝐻𝑧
Por consiguiente el espectro de frecuencia de salida en el peor de los casos será:
Fig. 12 Espectro de frecuencias del PSK
𝐵𝑊 = 𝑓𝑈𝑆𝐵 − 𝑓𝐿𝑆𝐵 = 51.72 𝐻𝑧 − 17.24 𝐻𝑧 = 34.48 𝐻𝑧

𝑏𝑎𝑢𝑑𝑖𝑜𝑠 = 𝑓𝑏 = 34.48 𝑏𝑎𝑢𝑑𝑖𝑜𝑠
APLICACIONES (De tres aplicaciones)
1. La modulación BPSK es utilizada para transmisores pasivos de bajo coste y es utilizada

en estándares RFID como el ISO 14443, que se ha adoptado en pasaportes biométricos
o tarjetas de crédito.
2. La modulación PSK sirve para la transmisión de señales de televisión de alta definición
HDTV.

3. La norma Bluetooth 2.0 usa la modulación π/4-DQPSK para su mínima velocidad de 2

Mbit/s y a la máxima, que es de 3 Mbps usa 8-DPSK cuando el enlace entre dos
dispositivos sea robusto.
CONCLUSIONES (De tres conclusiones)
1. En esta práctica de laboratorio se comprobó que la PSK o modulación de fase,

transporta la información digital en la fase de la señal portadora.
2. Es la que presenta mayor inmunidad al ruido, puesto que la diferencia entre símbolos
es máxima (180º). Dichos símbolos suelen tener un valor de salto de fase de 0º para
el 1 y 180º para el 0.
3. En esta práctica de laboratorio el cambio de fase no se presenta exactamente en los
cambios de bit “0 o 1” debido a que la velocidad de respuesta del relé empleado no es
lo suficientemente rápido.

Guía No. 5 PSK

Cargado por

Copyright:

Formatos disponibles

Guía No. 5 PSK

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Guía No. 5 PSK

Cargado por

Copyright:

Formatos disponibles

GUIA DE LABORATORIOS Versión

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

TIPO DE PRACTICA: Proyecto por Etapas Demostrativa x

Nombre de los Estudiantes

1. Diana Marcela Rozo Moreno Laboratorios

3. Kevin Eliu Requena Barrera

FECHA DE ENTREGA: 10 de Octubre de 2015

1. Clase del docente.

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 1

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

 Hallar los valores de la modulación por medio de cursores en el osciloscopio y por

Realizaciones Competencia Específica

 Observar el comportamiento de la señal PSK mediante ciertos parámetros de medición

Se parece a la modulación convencional de fase, excepto que en la PSK la señal de entrada es

La modulación por desplazamiento de fase o PSK consiste en hacer variar la fase de

Manipulación por desplazamiento binario de fase

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 2

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

En la modulación por desplazamiento de fase, la frecuencia y la amplitud se mantiene

PSK es una modulación de fase donde la señal moduladora (datos) es digital.

En PSK el valor de la señal moduladora está dado por

𝑽𝑷𝑺𝑲 (𝒕) = 𝑽𝒄 (𝒕). 𝑽𝒎 𝒕

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 3

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

El radio de la circunferencia es igual a 1 y representa la amplitud normalizada de la portadora.

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 4

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

El modulador balanceado funciona como conmutador de inversión de fase. Dependiendo de la

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 5

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

Si la entrada binaria es un 0 lógico (voltaje negativo), los diodos 𝑫𝟏 𝒚 𝑫𝟐 tienen polarización

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 6

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

En consecuencia, el voltaje de la portadora se desarrolla a través del transformador 𝑻𝟐 ,

La fig. 7. Muestra la tabla de verdad, el diagrama fasorial y el diagrama de constelación para

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 7

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

Consideraciones de ancho de banda en BPSK

En consecuencia, la señal de salida puede ser +𝟏 𝑺𝒆𝒏𝒘𝑪 𝒕 𝒐 − 𝟏 𝑺𝒆𝒏𝒘𝑪 𝒕 ; el primer producto

La frecuencia fundamental fa de una secuencia alternativa de bits 1 y 0 es igual a la mitad de

La ecuación de la salida de un modulador BPSK es proporcional a:

𝑺𝒂𝒍𝒊𝒅𝒂 𝑩𝑷𝑺𝑲 = 𝑺𝒆𝒏 𝟐𝝅𝒇𝒂 𝒕 𝑺𝒆𝒏 𝟐𝝅𝒇𝒄 𝒕

Al despejar el producto de dos funciones de seno de la identidad trigonométrica:

Así, el ancho de banda bilateral mínimo de Nyquist es 𝒇𝑵

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 8

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

Diseñe el circuito, realice su circuito eléctrico, e implemente para la práctica de laboratorio.

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 9

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

Fig. 1 Circuito PSK

TABLA DE DATOS Y MEDICIONES

 Cálculos matemáticos MOSFET IRL530

Cuando 𝑉𝐺𝑆 = 0𝑉 𝐼𝐷 = 𝐼𝐷𝑆𝑆 𝐼𝐷 = 𝐼𝐷𝑆𝑆 |𝑉𝐺𝑆 = 0𝑉

Cuando 𝑉𝐺𝑆 = 𝑉𝑝 𝐼𝐷 = 0𝑚𝐴 𝐼𝐷 = 0𝐴|𝑉𝐺𝑆 = 𝑉𝑝

𝐼𝐷𝑆𝑆 = 10𝑚𝐴 𝑉𝐺𝑆 = 0𝑉

𝐼𝐷 = 0𝑚𝐴 𝑉𝐺𝑆 = 𝑉𝑝 = −6𝑉

Ingeniero GERMÁN A. MONTAÑA MARTÍNEZ Página 10

DIRECCIÓN DE INGENIERIA ELECTRÓNICA 17 julio 2015

El tiempo de carga (salida alta) viene dada por:

El tiempo de descarga (salida baja) viene dada por: