Contadores Asíncronos

UNIVERSIDAD TÉCNICA DE AMBATO
FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

PERÍODO ACADÉMICO: SEPTIEMBRE 2019 -ENERO 2020
FORMATO DE TRABAJO FINAL
I. PORTADA
Facultad de Ingeniería en Sistemas, Electrónica e Industrial
Título: Contadores asíncronos
Carrera: Electrónica y Comunicaciones
Área Académica: Física - Electrónica
Línea de Investigación: Nanotecnología
Ciclo Académico y Paralelo: Quinto “A”
Alumnos participantes: Carlos Alexander Orozco Analuiza
Módulo y Docente: Electrónica Digital II Ing. Gordon Carlos
1.1 Título
Contadores Asíncronos
1.2 Objetivos
Mediante el desarrollo de este proyecto se pretenden lograr los siguientes objetivos:

• Afianzar los conocimientos previos sobre el funcionamiento del flip-flop tipo J-K
• Diseñar dos contadores de MOD 11, 69
• Identificar los distintos integrados que funcionan como contadores o como
reductores de frecuencia
1.3 Resumen
Son circuitos digitales lógicos secuenciales de salida binaria o cuenta binaria, característica
de temporizacion y de memoria, por lo cual están constituidos a base de flip-flops [1]
1.4 Palabras clave: (Contador asíncrono, Reductores de frecuencia, Mod 10, Mod 32)
1.5 Introducción
Este trabajo se centra en la elaboración de un contador de décadas capaz de realizarlo con

un flip-flop tipo J-K, asi como también se lo puede elaborar mediante el uso de circuitos
integrados que vienen con la misma lógica y permiten el funcionamiento del mismo, para
ello se utilizara programas de simulación como proteus y una protoboar virtual.
Los flip-flops pueden conectarse entre sí para realizar funciones de recuento. A esta
combinación de flip-flops se la denomina contador.
El número de flip-flops que se utilizan y la forma en que se conectan determinan el número
de estados (que recibe el nombre de módulo) y también la secuencia específica de estados
por los que pasa el contador durante un ciclo completo. [2]
Contadores asíncronos
En los sistemas asíncronos los FF no están conectados al mismo reloj, por lo que no
cambian simultáneamente. La señal de reloj sólo ataca al flip-flop que representa al bit
menos significativo. Los otros FF se conectan en cascada sirviendo su salida de reloj para
el siguiente, hasta llegar al bit más significativo.
Contador binario ascendente tipo ripple
En la figura se muestra un contador asíncrono de 2 bits.

Está constituido con dos flip flop J K con ambas entradas conectadas a 1, por lo que
cambiarán de estado en el flanco de bajada de su entrada de reloj. El reloj externo se conecta
solamente a la entrada de reloj del primer flip flop (FF0). Este cambiará de estado en cada
flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como entrada de reloj la salida
de FF0 por lo que cambiará de estado cada vez que la salida Q0 cambie de 1 a 0.
Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados
simultáneamente, por lo que operan de forma asíncrona. De hecho, la salida Q0 se
producirá un tiempo después de que baje el reloj, y como esta es la entrada de reloj de FF1,
la salida Q1 se producirá un tiempo después de que Q0 cambie de 1 a 0. De esta forma el
retardo se irá propagando a medida que se vayan agregando flip flops, como las olas en el
agua, de aquí que estos contadores se denominan tipo "ripple"
Note que, por simplicidad, en el diagrama de tiempo no se toma en cuenta este retardo, y
se muestra como si las transiciones ocurrieran simultáneamente.
Usualmente todas las entradas de CELAR se conectan juntas, de manera que un pulso pueda
poner todos los FF en cero antes de comenzar la cuenta.
Como se mostró anteriormente este contador de 2 bit tipo ripple pasa por 4 estados
diferentes, dependiendo del valor de la cuenta (00,01,10,11). De igual forma, un contador
con n flip flops, pasará por 2n estados diferentes. El número de estados diferentes por lo
que pasa un contador se denomina modulo. El contador de 2 bits se denomina entonces
contador módulo 4.
Un contador mod-n (modulo n) puede denominarse también contador divisor por n (divide-
by-n counter) . Esto porqué el FF correspondiente al bit más significativo ( el mas lejos
desde el que está conectado al pulso de reloj original) produce un pulso de reloj por cada
n pulsos del reloj de entrada del FF correspondiente al bit menos significativo ( el FF
disparado por el reloj principal)
El contador mod-4 analizado anteriormente puede llamarse también contador divisor por 4
(divide-by-4 counter).
El siguiente es un contador asíncrono de 3 bits. Trabaja exactamente como el de dos bits,

solo que ahora, debido al tercer FF se contarán 8 estados.
EJEMPLO
Contador Ascendente BCD asíncrono

Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el

numero de FF. Realmente con n flip flop se puede tener en la secuencia HASTA 2n estados
diferentes, por lo que podríamos contar un menor numero de estados y tendríamos una
secuencia truncada. Esto se hace forzando a reciclar los FF antes de que pase por todos sus
estados normales. Un ejemplo común se tiene con un contador de década. Si quisiéramos
realizar un contador modulo 10 (de 0 a 9) se necesitarían 4 flip flops. Con 4 FF de la forma
indicada anteriormente podríamos contar hasta 16 estados diferentes (de 0 a 15), por lo que
al llegar a 9 si queremos volver a 0 lo que hacemos es poner en cero todos los FF utilizando
las entradas de CLEAR. Para hacer esto necesitamos decodificar el estado de numeración
siguiente al mas alto con un circuito combinatorio adicional que haga que los FF, en lugar
de mostrar un 10 (1010) muestren un cero (0000) haciendo un CLEAR en todos los FF.
Esto se hace con la compuerta NAND que se muestra en el circuito. Se utiliza una
compuerta NAND porque la entrada de CLEAR está negada. Esto quiere decir que los FF
se resetean con un cero.
El siguiente es un contador de década, contador de 0 a 9 o contador BCD:
BCDasin.gif (4625 bytes)
1.6 Materiales y Metodología

1.6.1 Materiales
➢ Proteus
➢ Reloj de pulsos con 555
➢ Flip-Flop JK
➢ Diplay ánodo común
➢ C.I. 74ls293
➢ C.I. 74ls76
➢ C.I. 74ls47
➢ 2 Fuentes de 5V
➢ Compuertas lógicas
➢ Capacitor electrolítico
1.6.2 Metodología
• Para implementar un contador Asíncrono se requiere n FF, En el caso de la práctica Se implementó un módulo 11 Lo cual de la
ecuaciónresulta que se necesita 4 flip-flops, no se puede utilizar 3 flip-flops porque la cuenta máxima llegaría solo hasta el 7
1
• La señal del reloj se conecta automáticamente a la entrada CK del FFMenos

significativo.
2
• Las salidas Q del flip-flop que continúa n a partir de FF menos significativo se conectan a la entrada CK del siguiente FF. 4
3
• El preset, el claro y las entradas J y K de todos los FF deben estar conectados a Vcc
4
• En caso que el numero de estados sobrepase los que necesitamos Se requiere de un circuito adicional de truncamiento para que el
contador se ponga en Restablecer al llegar al número 9, ya que el contador es módulo 10
5
1.7 Resultados y Discusión
Simulación en proteus
Implementación en protoboard
1.8 Conclusiones
• Son aquéllos en que el impulso de conteo no se recibe simultáneamente en las

entradas CLK de todos los biestables.
• Un contador es un circuito secuencial el cual cambia de estado de acuerdo una
secuencia establecida por el diseño. Un contador, está construido con base de Flip-
Flops. El número de Flip-Flops utilizados indica el número de bits del contador, es

decir, cada Flip-Flop representa un bit dentro de la secuencia de conteo.
1.9 Bibliografía
[1] C. Lamas. (2012). Contadores Sincronos. Available:

http://centros.edu.xunta.es/iesmanuelchamosolamas/electricidade/fotos/contadores.ht
m
[2] G. Carlos. (2017, Contadores, Conceptos y Características., 15. Available:
http://sistemaseducaciononline.uta.edu.ec/pluginfile.php/96610/mod_resource/content
/2/1_Contadores%2C%20Conceptos%20y%20caracter%C3%ADsticas.pdf
[3] E. M. Pérez and E. M. Y. Mandado, Sistemas electrónicos digitales: Marcombo,
2007.
1.10 Fotografías y gráficos


Contadores Asíncronos

Cargado por

Copyright:

Formatos disponibles

Contadores Asíncronos

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Contadores Asíncronos

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD TÉCNICA DE AMBATO

FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

FORMATO DE TRABAJO FINAL

Módulo y Docente: Electrónica Digital II Ing. Gordon Carlos

Mediante el desarrollo de este proyecto se pretenden lograr los siguientes objetivos:

Este trabajo se centra en la elaboración de un contador de décadas capaz de realizarlo con

Contador binario ascendente tipo ripple

En la figura se muestra un contador asíncrono de 2 bits.

El siguiente es un contador asíncrono de 3 bits. Trabaja exactamente como el de dos bits,

Contador Ascendente BCD asíncrono

Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el

El siguiente es un contador de década, contador de 0 a 9 o contador BCD:

BCDasin.gif (4625 bytes)

1.6 Materiales y Metodología

• La señal del reloj se conecta automáticamente a la entrada CK del FFMenos

1.7 Resultados y Discusión

• Son aquéllos en que el impulso de conteo no se recibe simultáneamente en las

Flops. El número de Flip-Flops utilizados indica el número de bits del contador, es

[1] C. Lamas. (2012). Contadores Sincronos. Available:

1.10 Fotografías y gráficos

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.