Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 130 vistas

    Tercera Entrega Semana 7

    Cargado por

    Alexander Joya
    El documento describe el diseño de un sistema de control de lectura y escritura para una memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se diseñó una memoria RAM de 32x32x4 bits siguiendo las especificaciones. Se adaptaron los elementos de control diseñados previamente, incluyendo un decodificador de binario a 7 segmentos para visualizar los datos. Finalmente, se diseñó un sistema de control mediante máquinas de estado que permite controlar la lectura y escritura en la memoria RAM a través de un único bus de datos y direcciones.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Tercera Entrega Semana 7

    Cargado por

    Alexander Joya
    130 vistas3 páginas
    El documento describe el diseño de un sistema de control de lectura y escritura para una memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se diseñó una memoria RAM de 32x32x4 bits siguiendo las especificaciones. Se adaptaron los elementos de control diseñados previamente, incluyendo un decodificador de binario a 7 segmentos para visualizar los datos. Finalmente, se diseñó un sistema de control mediante máquinas de estado que permite controlar la lectura y escritura en la memoria RAM a través de un único bus de datos y direcciones.

    Título original

    Tercera_entrega___Semana_7.docx-convertido (1)

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe el diseño de un sistema de control de lectura y escritura para una memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se diseñó una memoria RAM de 32x32x4 bits siguiendo las especificaciones. Se adaptaron los elementos de control diseñados previamente, incluyendo un decodificador de binario a 7 segmentos para visualizar los datos. Finalmente, se diseñó un sistema de control mediante máquinas de estado que permite controlar la lectura y escritura en la memoria RAM a través de un único bus de datos y direcciones.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    130 vistas3 páginas

    Tercera Entrega Semana 7

    Cargado por

    Alexander Joya
    El documento describe el diseño de un sistema de control de lectura y escritura para una memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se diseñó una memoria RAM de 32x32x4 bits siguiendo las especificaciones. Se adaptaron los elementos de control diseñados previamente, incluyendo un decodificador de binario a 7 segmentos para visualizar los datos. Finalmente, se diseñó un sistema de control mediante máquinas de estado que permite controlar la lectura y escritura en la memoria RAM a través de un único bus de datos y direcciones.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 3

    Diseño de sistema de control de lectura y escritura

    de una memoria RAM


    Cristian Camilo Loaiza Rios, Luis Felipe Peña Lozano, Yarol Derved Parra Vargas, Sebastián
    Victoria Hermann.
    Sistemas digitales y ensambladores
    Politécnico Grancolombiano

    Resumen- En el presente documento se realiza la entrega final 2. Adaptar los elementos de control diseñados, a la
    del diseño de cada uno de los componentes del sistema de control memoria RAM de Logisim.
    de lectura y escritura de una memoria RAM de 32 filas por 32
    columnas, por lo tanto, a lo largo del documento se estará
    explicando el proceso realizado, describiendo cada uno de los Con los módulos previamente diseñados en los primeros
    diagramas realizados con la ayuda de la herramienta Logisim. puntos se acoplan al correcto funcionamiento del sistema con
    la RAM de Logisim.
    Introducción A lo largo de este documento estaremos dando
    solución a los planteamiento de la tercera entrega del trabajo  Control.
    grupal del módulo de Sistemas digitales y ensambladores, por
    lo tanto para dar solución a cada uno de los planteamientos,
    inicialmente se estará montando una memoria RAM con las
    características indicadas luego se estarán adaptando los
    sistemas de control, más adelante utiliza el decodificador de 7
    segmentos para visualizar los datos y por último estaremos
    diseñando un sistema de control mediante máquinas de
    estado.

    I. DISEÑO
    Debido a la dificultad de las conexiones para la memoria
    RAM de 32x32 (son 1024 celdas de 4 bits), se desea trabajar
    entonces con el elemento de memoria RAM provisto por
    Logisim. En este sentido, deberá crear una memoria con las
    características del problema (32 x 32 x 4).

    Para esta entrega final, deberá:

    1. Montar una memoria RAM de Logisim con las


    características del problema.

    Haciendo uso de la memoria RAM que trae incorporada


    Logisim se hace el siguiente diseño para satisfacer las
    especificaciones del ejercicio.

    Figura 2: RAM de Logisim adaptada al control diseñado en


    entregas anteriores

    3. Utilizar el decodificador de binario a 7 segmentos


    diseñado en la entrega uno para visualizar los datos
    de la memoria.

    Con los módulos previamente diseñados en las entregas


    anteriores se acoplan al correcto funcionamiento del sistema
    con la RAM de Logisim.

     Conversor de binario a 7 segmentos.

    Figura 1: RAM de 32x32x4.


    https://es.wikipedia.org/wiki/Visualizador_de_siete_segme
    ntos

    https://www.electronicafacil.net/foros/PNphpBB2-
    viewtopic-t-7301.html

    https://www.youtube.com/watch?v=V7g9MuLj-lo

    https://www.youtube.com/watch?v=l39YpfWrO9o

    http://bibing.us.es/proyectos/abreproy/4740/fichero/6.+Ele
    ctronica+de+control.pdf

    Figura 3: Conversor de binario a 7 segmentos más RAM de Logisim. https://es.wikipedia.org/wiki/Nibble


    4. Diseñar un sistema de control mediante máquinas de
    estados, que le permitan controlar la lectura y
    escritura de datos en la memoria RAM utilizando un
    mismo bus de datos y direcciones para transportar la
    información.

    Para el diseño se configuro la memoria RAM para entradas y


    salidas por un mismo bus de datos, al hacer esta variación se
    debe implementar un ‘Controlled Buffer’ en los datos de
    entrada esto hace que cuando el bit de control del buffer está
    en 1 permite escribir en la memoria y cuando se encuentra en
    0 permite leer los datos.

    Figura 4: Control del bus de datos como entrada y salida.

    II. REFERENCIAS
    https://www.youtube.com/watch?v=Q2AIOGlUZ4c

    https://www.dte.us.es/docencia/etsii/gii-
    is/circuitos- electronicos-digitales/grupo-5/Tema6-
    CircuitosSecuencialesSincronos.pdf

    https://www.youtube.com/watch?v=2wknSh1FEyA

    https://es.scribd.com/document/295916342/Bit-Byte-
    Nibble-Word-Algebra-Booleana

    https://wilaebaelectronica.blogspot.com/2017/01/hola-en-
    display-7-segmentos.html

    https://www.studocu.com/es/document/universidad-
    complutense-madrid/ced-circuitos-electronicos-
    digitales/apuntes/ced-circuitos-electronicos-
    digitales/2483077/view

    También podría gustarte

    pFad - Phonifier reborn

    Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

    Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.


    Alternative Proxies:

    Alternative Proxy

    pFad Proxy

    pFad v3 Proxy

    pFad v4 Proxy