Informe Previo 4

UNIVERSIDAD NACIONAL DE INGENIERÍA
Universidad Nacional de Ingeniería

Facultad de Ingeniería Eléctrica y Electrónica
LABORATORIO DE CIRCUITOS ANALOGICOS

IT144M
Informe Previo
EXPERIENCIA N°4
AMPLIFICADOR CON TRANSISTOR FET
OBJETIVO:
Analizar la polarización de transistores unipolares y familiarizarse con los
cuidados al utilizar estos dispositivos, trazar las rectas de carga, curva
de transferencia y verificar la ganancia de tensión.
PROFESOR:
ING. ALBURQUEQUE GUERRERO
ALUMNOS:
MARCELINO ALARCON, JULIO GARY 20102041B
RAMIREZ LUDEÑA, MIGUEL 20102106G
ALANYA HUAMAN, ERIK 20112569J
AÑO 2014
FIEE-UNI | Laboratorio de Circuitos Analógicos

1. Obtenga de los manuales, información sobre los dispositivos a

utilizar y presente los datos más importantes.
TRANSISTOR JFET 2N5485 Y 2N5486

2. Resuelva teóricamente el circuito propuesto, obteniendo la ganancia

en pequeña señal, usando los parámetros respectivos.
TRANSISTOR FET
Los transistores más conocidos son los llamados bipolares (NPN y PNP),
llamados así porque la conducción tiene lugar gracias al desplazamiento de
portadores de dos polaridades (huecos positivos y electrones negativos), y son
de gran utilidad en gran número de aplicaciones pero tienen ciertos
inconvenientes, entre los que se encuentra su impedancia de entrada bastante
baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que

pertenece a la familia de dispositivos en los que existe un solo tipo de portador
de cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.
2) Explicación de la combinación de portadores.
Puesto que hay una tensión positiva entre el drenador y el surtidor, los
electrones fluirán desde el surtidor al drenador, aunque hay que notar que
también fluye una corriente despreciable entre el surtidor y la puerta, ya que el
diodo formado por la unión canal – puerta, esta polarizado inversamente.
En el caso de un diodo polarizado en sentido inverso, donde inicialmente los

huecos fluyen hacia la terminal negativa de la batería y los electrones del
material N, fluyen hacia el terminal positivo de la misma.
Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se

aumenta VDS aumenta una región con empobrecimiento de cargas libres
Cuando seleccionamos un transistor tendremos que conocer el tipo de

encapsulado, así como el esquema de identificación de los terminales.
También tendremos que conocer una serie de valores máximos de tensiones,
corrientes y potencias que no debemos sobrepasar para no destruir el
dispositivo. El parámetro de la potencia disipada por el transistor es
especialmente crítico con la temperatura, de modo que esta potencia decrece a 3
medida que aumenta el valor de la temperatura, siendo a veces necesaria la
instalación de un radiador o aleta refrigeradora. Todos estos valores críticos los
proporcionan los fabricantes en las hojas de características de los distintos
dispositivos.

3) Explicación de sus elementos o terminales.
Un transistor de efecto campo (FET) típico está formado por una barrita de
material p ó n, llamada canal, rodeada en parte de su longitud por un collar del
otro tipo de material que forma con el canal una unión p-n.
En los extremos del canal se hacen sendas conexiones óhmicas llamadas
respectivamente sumidero (d-drain) y fuente (s-source), más una conexión
llamada puerta (g-gate) en el collar.
La figura muestra el croquis de un FET con canal N
Símbolos gráficos para un FET de canal N
Símbolos gráficos para un FET de canal P

Fundamento de transistores de efecto de campo:
Los transistores son tres zonas semiconductoras juntas dopadas

alternativamente con purezas donadoras o aceptadoras de electrones.
Modelo de transistor
FET canal n
Modelo de transistor
FET canal p
Las uniones Puerta-Drenador y la Surtidor-Puerta están polarizadas en inversa

de tal forma que no existe otra corriente que la inversa de saturación de la
unión PN.
La zona n (en el FET canal n) es pequeña y la amplitud de la zona de deplexión
afecta a la longitud efectiva del canal. La longitud de la zona de deplexión y
depende de la tensión inversa (tensión de puerta).

Zonas de funcionamiento del transistor de efecto de campo (FET):
 ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como

una resistencia variable dependiente del valor de VGS. Un parámetro
que aporta el fabricante es la resistencia que presenta el dispositivo para
VDS=0 (rds on), y distintos valores de VGS.
 ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica
y se comporta como una fuente de corriente gobernada por VGS
 ZONA DE CORTE: La intensidad de drenador es nula (ID=0).
A diferencia del transistor BJT, los terminales drenador y surtidor del FET
pueden intercambiar sus papeles sin que se altere apreciablemente la
característica V-I (se trata de un dispositivo simétrico).
La operación de un FET de CANAL P es complementaria a la de un FET de

CANAL N, lo que significa que todos los voltajes y corrientes son de sentido
contrario.

Entre las principales aplicaciones de este dispositivo podemos destacar:
APLICACIÓN PRINCIPAL VENTAJA USOS

Aislador o separador Impedancia de entrada Uso general, equipo de medida,
(buffer) alta y de salida baja receptores
Sintonizadores de FM, equipo
Amplificador de RF Bajo ruido
para comunicaciones
Baja distorsión de Receptores de FM y TV,equipos
Mezclador
intermodulación para comunicaciones
Amplificador con Facilidad para controlar Receptores, generadores de
CAG ganancia señales
Amplificador Baja capacidad de Instrumentos de medición,
cascodo entrada equipos de prueba
Amplificadores de cc, sistemas
Troceador Ausencia de deriva
de control de dirección
Amplificadores operacionales,
Resistor variable por
Se controla por voltaje órganos electrónicos, controlas
voltaje
de tono
Amplificador de baja Capacidad pequeña de Audífonos para sordera,
frecuencia acoplamiento transductores inductivos
Mínima variación de Generadores de frecuencia
Oscilador
frecuencia patrón, receptores
Integración en gran escala,
Circuito MOS digital Pequeño tamaño
computadores, memorias
Siempre nos va a interesar estar en la región de saturación, para que la única

variable que me controle la cantidad de corriente que pase por el drenador sea
la tensión de puerta.
Ecuación de Shockley:
ID=IDSS(1-VGS/Vp)2
Dónde:
 Vp es la tensión de puerta que produce el corte en el transistor FET. 7

 IDSS es la corriente máxima del drenador que circula por el transistor, al
aumentar VDS, cuando la polarización de la puerta es VSG= 0 vol.

PARAMETROS DEL FET
La corriente de sumidero Id es función tanto de la tensión de sumidero Vds

como de la puerta Vgs. Como la unión está polarizada inversamente,
suponemos que la corriente de puerta es nula, con lo que podemos escribir:
Ig = 0 e Id = ƒ(Vds, Vgs)
En la zona de estricción (saturación) en que las características son casi rectas

(en el gráfico, son horizontales, pero en realidad tienen una pendiente positiva)
podemos escribir la respuesta del transistor para pequeños incrementos de Vds
y Vgs en esta forma
El parámetro rd se llama resistencia diferencial del sumidero del FET, y es la

inversa de la pendiente de la curva. Que como en el gráfico, dicha pendiente es
cero (en la realidad, como he dicho antes existe algo de pendiente), entonces
la red es infinita (muy grande).
El parámetro gm se le denomina conductancia mutua o transconductancia, y es

igual a la separación vertical entre las características que corresponden a
diferencias de valor de Vgs de 1 voltio.

3. Resuelva teóricamente el circuito propuesto, obteniendo la ganancia

en pequeña señal, usando los parámetros respectivos y simule cada
uno de los circuitos.
Teniendo en cuenta la conexión del JFET, mida el punto de operación,
tomando las tensiones de los terminales del transistor, respecto a tierra, y
las corrientes tomadas en forma indirecta (V/I). No tome entre terminales
del dispositivo, ni mida las resistencias internas con el multímetro, pues se
pueden exceder las corrientes permitidas en directa, conociendo que el
Gate trabaja en polarizada inversa.
Cto Rs=3.3K y
Original Rs=1k Rs=5.6k Rd=5.6K
Vd 5V 1.19V 6.8V 7.2k
Vg 6.6uV 2uV 8uV 8.8uV
Vs 1.6V 0.88V 1.7V 1.6V
Con el circuito original, aplique una señal sinusoidal de 20mV pico a una
frecuencia de 1KHz y determine la Ganancia de tensión midiendo la salida.
Vo=220mV

Aumente el nivel de Vi hasta observar una distorsión en la señal de salida

Vo. La deformación no debe llegar a recortes de la señal, sino hasta que
aprecie una alinealidad, deformando las ondulaciones positivas y negativas
en distinta proporción.
Vomax =4Vg
 Manteniendo Vi constante, varíe la frecuencia del generador llenando la

tabla adjunta.
f(Hz) 50 100 200 500 1k 2k 5k 10k 20k 50k 100k 200k 2M

Vo(mV) 231 240 225 220 220 220 220 220 220 220 220 220 220
10
 Retire el condensador Cs=22uF y determine la ganancia de tensión.
Vo/Vi = Av = 38.5/20m = 1.92

Informe Previo 4

Cargado por

Copyright:

Formatos disponibles

Informe Previo 4

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Previo 4

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL DE INGENIERÍA

Universidad Nacional de Ingeniería

LABORATORIO DE CIRCUITOS ANALOGICOS

AMPLIFICADOR CON TRANSISTOR FET

FIEE-UNI | Laboratorio de Circuitos Analógicos

1. Obtenga de los manuales, información sobre los dispositivos a

TRANSISTOR JFET 2N5485 Y 2N5486

FIEE-UNI | Laboratorio de Circuitos Analógicos

2. Resuelva teóricamente el circuito propuesto, obteniendo la ganancia

Existen unos dispositivos que eliminan este inconveniente en particular y que

2) Explicación de la combinación de portadores.

En el caso de un diodo polarizado en sentido inverso, donde inicialmente los

Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se

Cuando seleccionamos un transistor tendremos que conocer el tipo de

FIEE-UNI | Laboratorio de Circuitos Analógicos

3) Explicación de sus elementos o terminales.

La figura muestra el croquis de un FET con canal N

Símbolos gráficos para un FET de canal N

Símbolos gráficos para un FET de canal P

FIEE-UNI | Laboratorio de Circuitos Analógicos

Fundamento de transistores de efecto de campo:

Los transistores son tres zonas semiconductoras juntas dopadas

Las uniones Puerta-Drenador y la Surtidor-Puerta están polarizadas en inversa

FIEE-UNI | Laboratorio de Circuitos Analógicos

Zonas de funcionamiento del transistor de efecto de campo (FET):

 ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como

La operación de un FET de CANAL P es complementaria a la de un FET de

FIEE-UNI | Laboratorio de Circuitos Analógicos

Entre las principales aplicaciones de este dispositivo podemos destacar:

APLICACIÓN PRINCIPAL VENTAJA USOS

Siempre nos va a interesar estar en la región de saturación, para que la única

 Vp es la tensión de puerta que produce el corte en el transistor FET. 7

FIEE-UNI | Laboratorio de Circuitos Analógicos

PARAMETROS DEL FET

La corriente de sumidero Id es función tanto de la tensión de sumidero Vds

En la zona de estricción (saturación) en que las características son casi rectas

El parámetro rd se llama resistencia diferencial del sumidero del FET, y es la

El parámetro gm se le denomina conductancia mutua o transconductancia, y es

FIEE-UNI | Laboratorio de Circuitos Analógicos

3. Resuelva teóricamente el circuito propuesto, obteniendo la ganancia

FIEE-UNI | Laboratorio de Circuitos Analógicos

Aumente el nivel de Vi hasta observar una distorsión en la señal de salida

 Manteniendo Vi constante, varíe la frecuencia del generador llenando la

f(Hz) 50 100 200 500 1k 2k 5k 10k 20k 50k 100k 200k 2M

Vo/Vi = Av = 38.5/20m = 1.92

FIEE-UNI | Laboratorio de Circuitos Analógicos

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.