Análisis de Circuitos Combinacionales MSI: en Esta Unidad Aprenderás A

Análisis de circuitos
combinacionales MSI 03
En esta unidad aprenderás a:

• Identificar y caracterizar
las funciones digitales más relevantes
de carácter combinacional.
• Analizar funciones y circuitos
combinacionales, interpretando
los esquemas y describiendo
su funcionamiento.
• Definir circuitos combinacionales,
seleccionando los componentes
precisos y aplicando
los procedimientos de diseños
necesarios.
• Montar, ensayar y poner a punto
los circuitos formados por dispositivos
combinacionales.
3. Análisis de circuitos combinacionales MSI
3.1 Propiedades de los circuitos combinacionales
3.1 Propiedades de los circuitos combinacionales

En esta Unidad estudiaremos, al principio de cada blo- Los codificadores y los decodificadores son circuitos
que, los circuitos combinacionales integrados en una que realizan operaciones inversas. En el primer caso,
única pastilla MSI (sigla inglesa de «media escala de el dispositivo transforma la información que utiliza-
integración», véase Apartado 1.7.B,) que son de apli- mos en nuestro lenguaje habitual (números decimales,
cación general. Sin embargo, cualquier diagrama lógico letras, signos, etc.) en un conjunto de ceros (0) y de
construido a partir de una o varias funciones, como las unos (1) para que sean procesados por el resto del sis-
expuestas en las Unidades anteriores, es también un cir- tema digital. Los decodificadores se encargan de pro-
cuito de idénticas características. Un circuito combi- porcionar a su salida una información inteligible a par-
nacional es aquel que está formado por funciones lógi- tir de una combinación binaria presente en sus
cas elementales (Y, O, NAND, NOR, etc.), que tiene un entradas.
determinado número de entradas y salidas cuyos valo-
res dependen exclusivamente de los adoptados por las De manera análoga, los multiplexadores y los demulti-
entradas. plexadores funcionan de forma complementaria. Los pri-
meros se utilizan para enviar a su única salida la infor-
Además del análisis de los bloques MSI, abordaremos el mación presente en alguna de sus numerosas entradas.
diseño de circuitos más complejos, a partir de las pasti- Los demultiplexadores hacen lo contrario, es decir, per-
llas MSI estándar. Son ejemplos significativos de circui- miten enviar la información presente en su única
tos combinacionales de aplicación general, fabricados en entrada a cualquiera de sus múltiples salidas.
una sola pastilla: codificadores, decodificadores, multi-
plexadores, demultiplexadores y comparadores. Son tam- En ambos casos son necesarias unas entradas de control
bién circuitos combinacionales estándar los generadores mediante las que se realiza la selección. Comercialmente,
y los detectores de paridad y los convertidores de código, los demultiplexadores y los decodificadores son los mis-
aunque no sean dispositivos comerciales. De todo este mos dispositivos.
tipo de funciones, así como de los dispositivos que las
realizan, nos vamos a ocupar en los próximos apartados. Los comparadores admiten en sus entradas dos combi-
naciones binarias del mismo número de cifras e indican
Es necesario indicar que existe un determinado número en sus salidas si esas combinaciones son iguales o no lo
de circuitos que realizan la misma función. Nosotros son. En este último caso, suelen indicar cuál de las dos
estudiaremos los más representativos de cada tipo. es la mayor y cuál es la menor.
3.2 Sistema binario y códigos

Todos los circuitos digitales funcionan mediante la apli- señales eléctricas digitales que serán diferentes en cada
cación a sus entradas de señales digitales. Las salidas caso. Cada uno de los datos estará constituido por una
también proporcionan señales eléctricas de la misma serie de unos y ceros que indicarán niveles altos o bajos
forma. Este tipo de señales están formadas exclusiva- de tensión. El número 9 (decimal), por ejemplo, podría
mente (véase Unidad 1) por dos niveles de tensión (nivel representarse por 1001, que es su equivalente en el sis-
alto y nivel bajo) que se corresponden con los dos posi- tema binario.
bles estados estables (corte y saturación) de los ele-
mentos electrónicos básicos que constituyen las puertas De la misma forma, a la hora de interpretar un resultado
y demás bloques integrados. a la salida de un circuito digital, es necesario, tal como ya
hemos señalado, traducir o decodificar el resultado trans-
Cualquier información que se desee tratar, procesar o formando los ceros y los unos en datos que sean inteligi-
almacenar mediante sistemas digitales deberá ser tradu- bles. La codificación y la decodificación serán siempre
cida o codificada en un tipo de lenguaje apropiado. La operaciones imprescindibles en sistemas digitales que tra-
forma correcta de hacerlo es convertir cualquier número, ten información, o en procesos industriales donde haya
letra, signo, instrucción u operación en un conjunto de que suministrar datos o presentar resultados.
03
41
A. Sistema binario Ejemplo:
Aunque en las Unidades anteriores hemos hecho alguna • Pasar 43 decimal a binario:
referencia a la equivalencia entre el sistema decimal y el
sistema binario, éste es el momento de efectuar el estu- 43 2
dio de este último sistema de numeración, describiendo 1 21 2
los procesos de transformación de decimal a binario y 1 10 2
viceversa. 0 5 2
1 2 2
El sistema en base dos utiliza únicamente los símbolos 0 1
0 y 1. A cada cifra o dígito de un número binario se le
denomina bit (acrónimo de BInary digiT, «dígito bina- El número expresado en binario será 101011.
rio»).
Para convertir a binario un número decimal fraccionario,
La combinación que representa un número, una letra, se multiplica éste por dos. La parte decimal del resultado
un signo o una orden, formada por un conjunto de bits, se vuelve a multiplicar por dos, y así sucesivamente,
recibe el nombre de palabra. Como veremos en esta y hasta que el resultado del producto sea un valor entero,
en sucesivas Unidades, la palabra suele tener un for- o se obtenga la precisión deseada. El número binario
mato concreto de 4, 8, 16, 32,... bits. quedará formado por la sucesión de las partes enteras
resultantes de los productos.
Un número binario, como otro representado en cualquier
base o sistema de numeración, puede presentarse de Ejemplo:
forma polinómica:
• Pasar 0,5625 a binario:
anbn + an–1bn–1 + ... + a1b1 + a0b0 + a–1b–1 + a–2b–2 + ... 0,5625 . 2 = 1,1250
0,125 . 2 = 0,250
0,25 . 2 = 0,5
Los coeficientes an, an–1 ... a1, a0, etc., representan 0,5 . 2 = 1,0
ordenadamente las cifras del número binario y b es la
base del sistema de numeración; es decir, en este El número binario equivalente será 0,1001.
caso: b = 2.
Como es lógico, con los números binarios también se
Si los términos se expresan en base diez y se suman pueden realizar operaciones matemáticas. De la suma y
todos ellos, se puede obtener el equivalente decimal del resta binaria nos ocuparemos en la Unidad 4, cuando
número binario al que representa. examinemos los circuitos sumadores.
Ejemplos: Otro sistema de numeración muy utilizado también en

circuitos digitales es el hexadecimal, que desarrollare-
a) Pasar el número 101101 en base dos a decimal. mos más adelante, en la Unidad 9, cuando tratemos la
parte correspondiente a las memorias.
1 . 25 + 0 . 2 4 + 1 . 2 3 + 1 . 2 2 + 0 . 2 1 + 1 . 2 0 =
= 32 + 0 + 8 + 4 + 0 + 1 = 45
B. Códigos
b) Pasar 0,1001 a decimal.
Como hemos indicado anteriormente, la información que
1 . 2–1 + 0 . 2–2 + 0 . 2–3 + 1 . 2–4 = 11 + 14 = 0,5625 haya de ser procesada mediante circuitos digitales, o trans-
2 2 mitida de unas unidades a otras, debe ser previamente codi-
ficada. En general, un código es un conjunto de unidades
Para pasar un número decimal entero binario, se realizan de información relacionadas de forma sistemática y biuní-
divisiones sucesivas entre dos, hasta que el último voca con otro conjunto de signos y símbolos según unas
cociente sea inferior a dos. El número binario será el for- determinadas reglas de traducción fijadas de antemano. Los
mado por el último cociente, que será el bit de mayor códigos que se utilizan en los sistemas digitales son bina-
peso, y los restos de cada división. rios, es decir, combinaciones de unos y de ceros.
03
42
La información que se puede codificar no se limita, Los códigos más habituales que se emplean para corregir
exclusivamente, a cantidades numéricas, sino que se un dato numérico mal transmitido son los de la familia
extiende a signos operativos, letras, instrucciones, etc. Hamming.
Cuando decíamos anteriormente que el número decimal
9 se representa en sistema binario como 1001, debe
entenderse que el número 9 se codifica de esa manera Código binario natural
para aplicar la información a un circuito lógico.
Consiste simplemente en representar, por el sistema de
Cuando establecemos una relación análoga entre los equivalencia deducido en el Apartado 3.2.A, cualquier
números 0, 1, 2, 3, 4, 5, etc., y un conjunto de combi- número decimal (base diez) mediante la combinación bina-
naciones binarias como la indicada, estamos creando ria correspondiente.
uno de los múltiples códigos posibles. Los códigos más
comunes utilizados para convertir cantidades numéricas
son: Familia de códigos BCD
• Binario natural. Como ya se ha indicado, esta familia de códigos es la más uti-

lizada para representar información numérica. Para codificar
• Decimal Codificado en Binario o BCD (Binary Codi- un número decimal mediante este sistema, se representa por
fied Decimal): separado cada una de sus cifras. La cantidad de bits necesa-
— Natural. ria para representar cada cifra es cuatro. Con ellos se pueden
— Exceso tres. efectuar 24 = 16 combinaciones distintas. Como en el sistema
— Aiken. decimal el número de caracteres diferentes es igual a diez (del
0 al 9), siempre quedarán seis combinaciones inutilizadas.
Veremos su estructura y composición seguidamente, y com-
probaremos sus ventajas e inconvenientes en la Unidad La diferencia entre los códigos de esta familia, natural,
siguiente, cuando abordemos la suma y la resta binarias. exceso tres y Aiken, reside en las diez (de las dieciséis)
En muchas ocasiones es necesario utilizar códigos alfa- combinaciones distintas que emplea cada uno de ellos:
numéricos que conviertan números, letras, signos e ins-
trucciones. El más utilizado es el ASCII. • En BCD natural se utilizan, en orden creciente, las
diez primeras combinaciones.
Por otra parte, cuando la información deba ser transmi-
• En BCD exceso tres no se utilizan ni las tres pri-
tida, es conveniente utilizar códigos que verifiquen la
meras ni las tres últimas; en consecuencia, está for-
veracidad de la comunicación detectando el error, en caso
mado por las diez combinaciones intermedias.
de producirse, o incluso corrigiéndolo. Los códigos detec-
tores más utilizados son los de paridad. También son • En BCD Aiken se emplean las cinco primeras y las
comunes otros, conocidos como 2 entre 5 y 2 entre 7 o cinco últimas.
biquinario. En estos dos últimos casos, las combinaciones
están formadas por cinco y siete bits, respectivamente; de En la Tabla 3.1 se representan todos ellos y su equiva-
todos ellos, en ambos casos, solamente dos son unos. lencia con el sistema decimal.
Sistema BCD BCD exceso BCD

decimal natural tres Aiken
0 0000 0011 0000
1 0001 0100 0001
2 0010 0101 0010
3 0011 0110 0011
4 0100 0111 0100
5 0101 1000 1011
6 0110 1001 1100
7 0111 1010 1101
8 1000 1011 1110
9 1001 1100 1111
Tabla 3.1. Equivalencia entre el sistema decimal y los códigos de la familia BCD.
03
43
ASCII Códigos de paridad

0 0011 1
1 0100 0
2 0101 1 El Código Normalizado Estadounidense para Intercambio Los códigos de paridad se forman añadiendo un bit
3 0110 1 de Información, aceptado internacionalmente y mucho más a los del código base. Pueden ser de paridad
4 0111 0 más conocido como ASCII (American Standard Code for par o impar. En el primer caso, el número de unos,
5 1000 0 Information Interchange), permite representar cifras incluido el de paridad, debe ser par y en el segundo
6 1001 1 decimales, caracteres alfabéticos, signos especiales y impar. En la Tabla 3.3 se muestra, como ejemplo, el
7 1010 1 diversas órdenes de control para periféricos (impresoras, código de paridad impar formado a partir del BCD exceso
8 1011 0 pantallas, etcétera). tres.
9 1100 1
En la Tabla 3.2 se muestra el ASCII formado por ocho El bit de paridad se genera mediante un circuito
Tabla 3.3. Código de paridad bits, de los cuales el de la izquierda es un bit de paridad. combinacional muy sencillo denominado generador de
impar construido. El bit b7 es el más significativo o de mayor peso de la paridad, que se construye con puertas O exclusiva. La
combinación. En consecuencia, el formato queda cons- detección se realiza comprobando (mediante un cir-
tituido de la siguiente manera: cuito detector, formado también por puertas O exclu-
siva) que el número de unos en cada combinación es
P b7 b6 b5 b4 b3 b2 b1 siempre par o impar, según el caso.
b7 0 0 0 0 1 1 1 1
b6 0 0 1 1 0 0 0 1
b5 0 1 0 1 0 1 0 1
b4 b3 b2 b1 0 1 2 3 4 5 6 7
0 16 32 48 64 80 96 112
0 0 0 0 0 NUL DLE SP 0 @ P ‘ p
1 17 33 49 65 81 97 113
0 0 0 1 1 SOH DC1 ! 1 A Q a q
2 18 34 50 66 82 98 114
0 0 1 0 2 STX DC2 ” 2 B R b r
3 19 35 51 67 83 99 115
0 0 1 1 3 ETX DC3 # 3 C S c s
4 20 36 52 68 84 100 116
0 1 0 0 4 EOT DC4 $ 4 D T d t
5 21 37 53 69 85 101 117
0 1 0 1 5 ENQ NAK % 5 E U e u
6 22 38 54 70 86 102 118
0 1 1 0 6 ACK SYN & 6 F V f v
7 23 39 55 71 87 103 119
0 1 1 1 7 BEL ETB ‘ 7 G W g w
8 24 40 56 72 88 104 120
1 0 0 0 8 BS CAN ( 8 H X h x
9 25 41 57 73 89 105 121
1 0 0 1 9 HT EM ) 9 I Y i y
10 26 42 58 74 90 106 122
1 0 1 0 10 LF SUB * : J Z j z
11 27 43 59 75 91 107 123
1 0 1 1 11 VT ESC + ; K [ k {
12 28 44 60 76 92 108 124
1 1 0 0 12 FF FS , < L \ l |
13 29 45 61 77 93 109 125
1 1 0 1 13 CR GS – = M ] m }
14 30 46 62 78 94 110 126
1 1 1 0 14 SO RS . > N ^ n ~
15 31 47 63 79 95 111 127
1 1 1 1 15 SI US / ? O - o DEL
Tabla 3.2. ASCII de 7 bits.
03
44
Código Hamming Por otra parte, el detector de errores debe generar tres
funciones que cumplan las condiciones siguientes:
Los códigos correctores proporcionan el lugar que
ocupa el bit erróneo. Mediante el circuito adecuado se
puede corregir automáticamente el fallo detectado en la C1 = b1 丣 b3 丣 b5 丣 b7
información recibida. Se utilizan, fundamentalmente, en
procesos industriales. C2 = b2 丣 b3 丣 b6 丣 b7
El código corrector más utilizado es el Hamming, en el C3 = b4 丣 b5 丣 b6 丣 b7

cual cada combinación está formada por siete bits y para
cuya construcción se parte también de los códigos de la
familia BCD. En la Tabla 3.4 aparece el código Hamming El número decimal equivalente a la combinación binaria
formado a partir del BCD natural. C3 C2 C1 indicará el lugar del bit cuyo valor se ha inver-
tido. El propio sistema receptor debe ser capaz de cam-
Las columnas b7 , b6 , b5 y b3 corresponden al código BCD biar el valor del bit erróneo o mal transmitido por su
natural. Las b1, b2 y b4 se construyen de forma que en valor adecuado, mediante un circuito corrector. Cuando
cada una de las siguientes combinaciones el número de no exista error en la transmisión, el valor de las funcio-
unos sea par: nes C1, C2 y C3 será cero en los tres casos, porque, en las
combinaciones que se obtienen al asignar valores a los
b1-b3-b5-b7 diferentes bits que las constituyen, el número de unos
será par.
b2-b3-b6-b7
Para comprender la forma de operar, supongamos que al
b4-b5-b6-b7 transmitir el número siete decimal, cuyo valor codificado
mediante Hamming es 0110100, se produce un error y la
El bit b 1 se puede obtener a partir de la siguiente combinación recibida es 0110000. El valor de cada una
expresión: de las funciones C1, C2 y C3 será:
b4 = b3 丣 b5 丣 b7 C1 = 0 丣 0 丣 1 丣 0 = 1
C2 = 0 丣 0 丣 1 丣 0 = 1
Es decir, mediante una función O exclusiva de tres
variables. De la misma manera, b2 y b4 se generan con C3 = 0 丣 1 丣 1 丣 0 = 0
puertas del mismo tipo, tomando como referencia las
funciones:
La combinación C3 C2 C1 será en este caso 011, que equi-
b2 = b3 丣 b6 丣 b7 vale al número tres decimal. Esto quiere decir que el bit
b4 = b5 丣 b6 丣 b7 equivocado es el b3, es decir, el tercero comenzando a
contar por la derecha.
b7 b6 b5 b4 b3 b2 b1
0 0 0 0 0 0 0 0
1 0 0 0 0 1 1 1
2 0 0 1 1 0 0 1
3 0 0 1 1 1 1 0
4 0 1 0 1 0 1 0
5 0 1 0 1 1 0 1
6 0 1 1 0 0 1 1
7 0 1 1 0 1 0 0
8 1 0 0 1 0 1 1
9 1 0 0 1 1 0 0
Tabla 3.4. Código Hamming formado a partir del BCD natural.
03
45
3.3 Análisis de codificadores
Actividad en el aula
1 Ensayo y experimentación con un circuito codificador 74148 • Conectar las salidas a tres puertas inversoras y completar la Tabla 3.5.
—
En la Figura 3.1 se muestra el símbolo y el diagrama de conexión del codifica- • Conectar la entrada EI (Enable Input) a un nivel bajo de tensión.
dor prioritario 74148, fabricado en tecnología TTL.
• Dibujar el circuito completo (incluyendo el CI 7404, los dispositivos de
entrada y los señalizadores de salida).
Salidas Entradas de datos Salida
de datos • Responder a las siguientes preguntas:
Vcc EO GS 3 2 1 0 A0 — ¿Cuál es el nivel activo que hay que aplicar a las entradas?
— ¿Qué quiere decir que el decodificador es prioritario? Comprobar lo
16 15 14 13 12 11 10 9
que ocurre cuando se activan simultáneamente las Entradas 2, 3 y 4.
• Observando la Tabla 3.5, indicar:

—
— ¿Qué función cumple la entrada EI ? Observar qué ocurre cuando
EO GS 3 2 1 0 aparece el nivel bajo de tensión en esta entrada.
—
— ¿Qué información suministran las salidas EO (Enable Output) y
—
4 A0 GS (Group Signal)?
5 6 7 EI A2 A1 Entradas Salidas
0 1 2 3 4 5 6 7 A2 A1 A0
X X X X X X X 0
X X X X X X 0 1
1 2 3 4 5 6 7 8 X X X X X 0 1 1
X X X X 0 1 1 1
4 5 6 7 EI A2 A1 GND X X X 0 1 1 1 1
Entradas de datos Salidas X X 0 1 1 1 1 1
de datos X 0 1 1 1 1 1 1
Inhibición 0 1 1 1 1 1 1 1
Fig. 3.1. Símbolo lógico y diagrama de conexión del 74148. Tabla 3.5.
A. Estudio del dispositivo 74148 de dispositivos o circuitos, las entradas y las salidas
deben estar relacionadas mediante la expresión: N =
El codificador 74148 es uno de los pocos circuitos de 2n, donde N es el número de entradas y n es el número
este tipo, fabricados en tecnología MSI, que se puede salidas.
den encontrar en los catálogos de componentes. Es un
dispositivo con ocho líneas de entrada y tres salidas. En la Tabla 3.6 se muestran todas las salidas y todas
Con un solo circuito de estas características es posible las entradas del codificador. En este caso, la tabla de
codificar en binario los ocho primeros números del sis- verdad se diferencia de las representadas en los capí-
tema decimal; sin embargo, es posible conectar en tulos anteriores, ya que, en la parte de la izquierda,
cascada varios dispositivos para codificar una canti- no aparecen todas las combinaciones que se pueden
dad mayor de números. En cualquier caso, en este tipo construir con las variables de entrada.
03
46
En la tabla del codificador 74148 es suficiente con Como veremos, estos tres terminales juegan un papel
recoger aquellas combinaciones que se corresponden importante cuando se conectan varios dispositivos en
con los ocho primeros números del sistema decimal. cascada. Observando la parte de las líneas de entrada
— —
Por otra parte, veremos que aparecen entradas y sali- ( 0 a 7) de la Tabla 3.6, podemos comprobar que apa-
das complementarias o de control que completan las rece una cantidad considerable de términos indife-
prestaciones de los dispositivos. rentes. Esto indica que, cuando una determinada
entrada está activada (nivel L), el dispositivo codifica
Como se puede observar en este caso, el nivel activo a el número correspondiente a esa entrada sea cual sea
la entrada es el 0. Por otra parte, las salidas propor- el estado de todas las líneas que se encuentren a su
cionan el valor codificado de la entrada activa en izquierda; es decir, el circuito reconoce la entrada de
forma negada. valor más alto. Por esta razón se dice que el 74148 es
un codificador prioritario.
Por las razones expuestas, las variables de entrada y
— —
las funciones de salida aparecen con un signo de Es posible obtener las funciones del codificador (A2, A1,
— — — — —
inversión en la Tabla 3.6 y con un circulito o un trián- A , GS y EO) a partir de las variables de entrada ( EI, 0,
0
— — — — — — —
gulo en el diagrama de conexión de la Figura 3.1. 1, 2, 3, 4, 5, 6 y 7). Para ello, es necesario considerar
los términos indiferentes de las entradas como ceros y
Estos signos serán frecuentes en los diagramas y como unos, de tal manera que cada uno de ellos dará
tablas de todos los dispositivos a partir de ahora. El lugar a dos combinaciones diferentes. El proceso es largo
—
terminal EI es una entrada de habilitación o inhibición y complejo. Como todo circuito combinacional, el
que permite codificar al dispositivo cuando se le aplica decodificador 74148 está constituido por un con-
un nivel bajo (L, de low). junto de puertas lógicas de varios tipos. En la Figura
3.2 se muestra el diagrama lógico completo. Las
En caso contrario, es decir, cuando está a nivel alto (H, puertas que tienen un círculo a la entrada son inver-
de high), sea cual sea el estado de las entradas, el cir- sores normales. El símbolo indica que el nivel activo
cuito se inhibe y no codifica, apareciendo un nivel alto es el cero, pero su funcionamiento es idéntico al de
— —
en todas y cada una de las salidas, incluidas EO y GS. la función complemento analizada en la Unidad 1.
—
La salida habilitada, EO, indica, mediante un nivel (10)
0
bajo, que ninguna entrada está activada, estando habi-
—
litado el dispositivo para codificar ( EI = L). (15)
EO
Por el contrario, si al menos una de las líneas está

—
activada,EO responderá con un nivel alto. Por último, (14)
GS
— (11)
GS muestra un nivel bajo cuando alguna de las entra- 1
das está activada, siendo su estado el inverso cuando
todas las entradas están inactivas o el circuito está (12) (9)
2 A0
inhibido.
(1)
3
Entradas Salidas (2)

_ _ _ _ _ _ _ _ _ _ _ _ _ _ 4
EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO
(7)
H X X X X X X X X H H H H H A1
(3)
L H H H H H H H H H H H H L 5
L X X X X X X X L L L L L H
L X X X X X X L H L L H L H
L X X X X X L H H L H L L H (4)
6
L X X X X L H H H L H H L H
(6)
X X X L H H H H H H L L L H (5)
A2
L X X L H H H H H H L H L H 7
L X L H H H H H H H H L L H (6)
EI
L H H H H H H H H H H H L H
Tabla 3.6. Tabla de verdad del codificador 74148. Fig. 3.2. Diagrama lógico del codificador 74148.
03
47
3.4 Análisis de decodificadores
2 Ensayo y experimentación con un circuito formado por un • Responder a las siguientes preguntas:
—
decodificador BCD/7 segmentos y un display 3 — ¿Qué función realiza la entrada LT (Lamp Test)? Aplicar un
nivel bajo a esta entrada.
—
En la Figura 3.3 se muestra el símbolo y el diagrama de conexión del decodi- — ¿Qué función realiza la entrada RBI (Ripple Blanking Input)?
ficador 7447 y en la Figura 3.4 el circuito de conexión a un display de 7 seg- Conectarla a nivel bajo y aplicar la combinación 0000 a las
mentos. Este elemento está constituido por siete LED (diodos emisores de entradas ABCD.
—
luz) cuyos ánodos están conectados a un punto común, VCC, de alimentación. — Observar la Tabla 3.9 e indicar en qué casos RB/RB0 (Blanking
Input/Ripple Blanking Output) se comporta como entrada y en
• Representar, en la Tabla 3.7, la relación entre todas las posibles combi- qué otros como salida.
naciones binarias aplicadas a las entradas y la información suministrada
por el display, rellenando los segmentos que se iluminan en cada caso.
Salidas g f Vcc a b
a
Vcc f g a b c d e f b
g
16 15 14 13 12 11 10 9
e d c
e d Vcc c
f g a b c de
BI/ 7x150 Ω
B C LT RBO RBI D A 15 14 13 12 11 10 9
f g a b c de
1 2 3 4 5 6 7 8 7447
B C LT BI/ RBI D A GND BI/
B C LT RBO RBI D A
Entradas RBO Entradas 1 2 3 4 5 6 7
Fig. 3.3. Símbolo lógico y diagrama de conexión del decodificador 7447. Fig. 3.4. Conexión del decodificador 7447 a un display de 7 segmentos.
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Tabla 3.7.
03
48
Estudio del circuito y del decodificador 7447 En consecuencia, aquí no se cumple la norma. Esto otorga
al 7447 el sobrenombre de convertidor de código.
El decodificador 7447 que forma parte del circuito de la
Figura 3.4 es un dispositivo que dispone de cuatro entra- Como se puede comprobar, en este caso el nivel activo a
das de datos y dos de control, siete salidas y otro terminal la entrada es el uno, es decir, las combinaciones binarias
que puede ser utilizado como entrada o como salida. La aplicadas a las entradas A, B, C y D deben presentarse de
Tabla 3.8 muestra el comportamiento de este componente. forma directa. Sin embargo, las salidas que activan en
Este elemento permite visualizar en un display los números cada caso los segmentos correspondientes al número
comprendidos entre el cero y el nueve, cuando se aplica a decimal equivalente a la entrada binaria muestran un
sus entradas la combinación binaria correspondiente de nivel lógico cero.
cuatro bits. En general, al contrario que en los codificado-
—
res, los decodificadores disponen de N salidas y de n entra- La entrada LT (Lamp Test) se utiliza para comprobar,
das de manera que N = 2n. En este caso concreto, son nece- mediante un nivel activo bajo, el estado de los diodos
sarias cuatro entradas para poder decodificar diez signos que constituyen los segmentos del display. En condicio-
—
diferentes, pero el número de salidas (como debería corres- nes normales, LT debe permanecer a nivel lógico alto y,
ponderle) no es de 16, sino que está determinado por el cuando se aplica un nivel bajo, sea cual sea el estado de
dispositivo externo al que se conecta, que dispone de siete las otras entradas, todas las salidas pasan a nivel bajo,
entradas (una para cada segmento). iluminándose los siete segmentos.
N.º decimal o _ _
_
Entradas _ _ _ Salidas
_ _ _ _
función decimal LT BI/RBO
RBI D C B A a b c d e f g
0 H H L L L L H L L L L L L H
1 H X L L L H H H L L H H H H
2 H X L L H L H L L H L L H L
3 H X L L H H H L L L L H H L
4 H X L H L L H H L L H H L L
5 H X L H L H H L H L L H L L
6 H X L H H L H H H L L L L L
7 H X L H H H H L L L H H H H
8 H X H L L L H L L L L L L L
9 H X H L L H H L L L H H L L
10 H X H L H L H H H H L L H L
11 H X H L H H H H H L L H H L
12 H X H H L L H H L H H H L L
13 H X H H L H H L H H L H L L
14 H X H H H L H H H H L L L L
15 H X H H H H H H H H H H H H
BI X X X X X X L H H H H H H H
RBI H L L L L L L H H H H H H H
LT L X X X X X H L L L L L L L
Tabla 3.8. Tabla de verdad del decodificador 7447.
03
49
3.5 Análisis de multiplexadores
—
Por el contrario, la función RBI (Ripple Blanking Input),
(7)
A (13)
a
a través de la entrada del mismo nombre, apaga todos
los segmentos del display aplicando un nivel alto a las
salidas, cuando todas las entradas A, B, C y D se encuen-
—
tran en ese mismo estado lógico y la entrada LT a nivel
B (1) (12)
b
alto.
Por tanto, esta línea se utiliza para suprimir el cero.

—
(11)
RB/RBI (Blanking Input-Ripple Blanking Outpt) es una
c
C (2) salida que siempre muestra un nivel alto, salvo en las
condiciones expuestas anteriormente, es decir, cuando
—
RBI y A, B, C y D están a nivel bajo.
(10)
d
D (6)
Por otra parte, este mismo terminal puede ser utilizado
como entrada, de tal manera que, cuando se aplica direc-
(9)
e tamente un nivel bajo, todas las salidas muestran un
BI/ (4) nivel alto, sea cual sea el estado de todas las demás
RBO
entradas.
(15)
f
Como en el caso del apartado anterior, es posible dedu-
cir las funciones de salida a partir de las variables de
LAMP-
TEST (14)
entrada, pero el proceso también es aquí muy laborioso.
(3) g
RBI
Por último, en la Figura 3.5 de la página siguiente se
(5)
muestra el diagrama lógico del decodificador 7447, for-
Fig. 3.5. Diagrama lógico del decodificador 7447. mado por un conjunto de puertas de diferentes tipos.

Vcc Vcc Vcc
Centenas (3) Decenas (2) Unidades (1)
a b c d e fg a b c d e fg a b c d e fg
7447 7447 7447

BI/ BI/ BI/
D C B A RBO RBI LT D C B A RBO RBI LT D C B A RBO RBI LT
H
L H H
Fig. 3.6. Visualizador numérico de tres dígitos.
03
50
3 Ensayo y experimentación con un multiplexador 74151
En la Figura 3.7 se muestra el símbolo y el diagrama de conexión del multi- • Dibujar el circuito completo (incluyendo los dispositivos de entrada
plexador 74151 fabricado en tecnología TTL. y los señalizadores de salida).
—
• Conectar la entrada de inhibición S a nivel bajo y completar la • Comparar los valores obtenidos en Y con los de las entradas de datos
Tabla 3.9. para cada combinación de CBA.
Entradas de Líneas de Entradas Salidas

Entradas de datos selección selección
Vcc D4 D5 D6 D7 A B C C B A D0 D1 D2 D3 D4 D5 D6 D7 Y W
16 15 14 13 12 11 10 9 0 0 0 0 X X X X X X X
0 0 0 1 X X X X X X X
0 0 1 X 0 X X X X X X
D4 D5 D6 D7 A B 0 0 1 X 1 X X X X X X
0 1 0 X X 0 X X X X X
D3 C
0 1 0 X X 1 X X X X X
D 2 D1 D 0 Y W S 0 1 1 X X X 0 X X X X
0 1 1 X X X 1 X X X X
1 0 0 X X X X 0 X X X
1 2 3 4 5 6 7 8 1 0 0 X X X X 1 X X X
D3 D2 D1 D0 Y W S GND 1 0 1 X X X X X 0 X X
Entradas de datos Salidas 1 0 1 X X X X X 1 X X
Inhibición 1 1 1 0 X X X X X 0 X
1 1 0 X X X X X X 1 X
Fig. 3.7. Símbolo y diagrama de conexión
1 1 1 X X X X X X X 0
del multiplexador 74151.
X 1 1 1 X X X X X X 1
Tabla 3.9.
Estudio del dispositivo 74151
El 74151 es un multiplexador de ocho líneas de entrada La Tabla 3.10 es una síntesis de la tabla de verdad del
(D0 a D7), tres entradas de selección o control (A, B y C), dispositivo en la que se muestra, de manera ingeniosa,
—
una entrada S que inhibe o habilita al dispositivo y dos el comportamiento del multiplexador.
—
salidas complementarias: Y y W.
Si se representase la tabla de verdad completa, sería
En un circuito de este tipo, la relación entre el número de necesario ordenar todas las combinaciones que se pue-
líneas de entrada de información y el número de entradas de den obtener a partir de 11 variables (las tres entradas de
selección n debe ajustarse siempre a la siguiente regla: N = 2n. selección, más las ocho líneas de datos).
03
51
(7)
Enable
(4)
D0
(3)
D1
(2)
D2
Entradas de datos
(1)
D3 (5)
Salidas
Y
(6) W
(18)
D4
(14)
D5
(13)
D6
(12)
D7
Entradas de selección
Fig. 3.8. Diagrama lógico del multiplexador 74151.
A través de las tres entradas de control, este compo- Entradas Salidas

nente permite seleccionar cada una de sus ocho líneas
Selección Inhibición –
de datos y presentar la información correspondiente en – Y W
—
las salidas Y y W. C B A S
X X X X X H
Como se puede comprobar, un nivel alto en la entrada –
L L L L D0 D0
— —
S deja fijo el valor de las salidas Y y W, sea cual sea la –
L L H L D1 D1
combinación binaria presente en las entradas de selec- –
L H L L D2 D2
ción. Un nivel bajo aplicado a dicha entrada habilita L H H L D3
–
D3
al dispositivo para su funcionamiento como multiple- –
H L L L D4 D4
xador. –
H L H L D5 D5
–
H H L L D6 D6
La función del multiplexador 74151, obtenida de la Tabla –
3.10, puede expresarse de la siguiente manera cuando la H H H L D7 D7
entrada de inhibición se encuentra a nivel bajo: Tabla 3.10. Tabla de verdad del multiplexador 74151.
——— ——— ——— ——— ———

F = A B C D0 + A B C D1 + A B C D2 + A B C D3 + A B C D4 + El diagrama lógico, en el que se contemplan todas las entra-
——— ——— ———
+ A B C D5 + A B C D6 + A B C D7 das y todas las salidas, es el que se muestra en la Figura 3.8.
03
52
3.6 Análisis de decodificadores/demultiplexadores
Salidas
Entradas de datos de datos
4 Ensayo del circuito 7442 utilizado como decodificador Vcc A B C D 9 8 7
16 15 14 13 12 11 10 9
En la Figura 3.9 se muestra el símbolo lógico y el diagrama de conexión
del decodificador/demultiplexador 7442.
A B C D 9 8
• Completar la Tabla 3.11.
0 7
• Dibujar el circuito completo (incluyendo los dispositivos de
entrada y los señalizadores de salida). 1 2 3 4 5 6
1 2 3 4 5 6 7 8
0 1 2 3 4 5 6 GND
Salidas de datos
Fig. 3.9. Símbolo lógico y diagrama de conexión del circuito 7442.
5 Ensayo del circuito 7442 como demultiplexador
Montar el circuito utilizando A, B y C como entradas de selección y la línea

D como entrada de datos. Completar la Tabla 3.12.
Entradas Salidas
– – – – – – – –
Entradas Salidas D B A D 0 1 2 3 4 5 6 7
– – – – – – – – – –
D C B A 0 1 2 3 4 5 6 7 8 9 0 0 0 0
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 1
0 0 1 1 0 1 0 0
0 1 0 0 0 1 0 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 1
1 0 1 0
Tabla 3.11. 1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Tabla 3.12.
03
53
Estudio del dispositivo 7442
El 7442 es un dispositivo que tiene cuatro líneas de entrada En la Figura 3.10 se muestra el diagrama lógico del decodi-
y diez de salida. En la Tabla 3.13 se muestra la relación ficador 7442.
entre entradas y salidas.
(1) 0
(15) A
Como se puede comprobar, el nivel activo de salida es A
el bajo (L). Del análisis de dicha tabla deduciremos su (2)
funcionamiento como decodificador y como demulti- 1
A
plexador.
(3)
2
(4)
3
Entradas Salidas B
(14) B
– – – – – – – – – –
D C B A 0 1 2 3 4 5 6 7 8 9
(5)
L L L L L L H H H H H H H H 4
B
L L L H H L H H H H H H H H
L L H L H H L H H H H H H H (6) 5
L L H H H H H L H H H H H H (13) C
C
L H L L H H H H L H H H H H
L H L H H H H H H L H H H H C (7)
6
L H H L H H H H H H L H H H
L H H H H H H H H H H L H H
H L L L H H H H H H H H L H (9)
7
H L L H H H H H H H H H H L (12) D
D
H L H L H H H H H H H H H H
H L H H H H H H H H H H H H (10)
8
H H L L H H H H H H H H H H D
H H L H H H H H H H H H H H
H H H L H H H H H H H H H H (11)
9
H H H H H H H H H H H H H H
Fig. 3.10. Diagrama lógico del decodificador/demultiplexador
Tabla 3.13. Tabla de verdad del 7442. 7442.
Funcionamiento como decodificador
Las diez primeras líneas de la Tabla 3.13 muestran el En el caso del 7442, la línea D puede ser utilizada como
comportamiento del 7442 como decodificador. Al pre- entrada de datos y las C, B y A como entradas de selec-
sentar en sus cuatro entradas D, C, B y A las combina- ción. El dispositivo así configurado dispone de ocho sali-
ciones binarias comprendidas entre la 0000 (LLLL) y la das (de la 0 a la 7).
1001 (HLLH), se activa la salida correspondiente al
número decimal equivalente. Por esta razón, se conoce Para comprender el funcionamiento como demultiplexa-
como decodificador BCD/decimal. dor, resulta de gran ayuda detenerse en las diagonales
marcadas en la Tabla 3.13.
Funcionamiento como demultiplexador Se podrá observar, en las ocho primeras combinaciones

de la parte de la derecha, que cada una de las salidas
Recordemos que un demultiplexador funciona de forma activas muestra un nivel bajo cuando la entrada de
inversa a un multiplexador; es decir, la información pre- datos D está a nivel bajo, mientras que en las ocho
sente en su única entrada puede aparecer en cualquiera últimas líneas, donde la entrada de datos D tiene nivel
de sus múltiples salidas mediante la conveniente selec- alto, la salida activa en cada combinación muestra un
ción de las entradas destinadas a tal fin. nivel alto.
03
54
3.7 Análisis de comparadores

6 Ensayo y experimentación con un comparador 7485
En la Figura 3.11 se muestra el símbolo y el diagrama de conexión del • ¿Qué ocurre en las salidas, cuando las dos palabras son iguales, si
comparador 7485. las entradas A > B, A B y A B AB A>B A=B AB A>B A=B A<B GND
1 1 1 1 1 1 1 0
Entradas montaje Salidas
Entrada en cascada de datos 1 1 1 0 1 1 1 1
de datos
Fig. 3.11. Símbolo lógico y diagrama de conexión del comparador 7485. Tabla 3.14.
A. Estudio del dispositivo 7485 Las tres últimas líneas están dedicadas, exclusivamente,
al funcionamiento en paralelo.
El circuito integrado 7485 es un comparador de dos pala-
bras de cuatro bits cada una. Como se puede comprobar Si se observa la línea undécima de la tabla de verdad,
en la Figura 3.12, el dispositivo dispone de ocho entra- comprobaremos que, en caso de utilizar un solo ele-
das de datos, tres salidas de información y tres entradas mento, las entradas de expansión deben conectarse
de expansión. En la Figura 3.13 se muestra el diagrama como se ha señalado en la Actividad de aula 7 de esta
lógico. Unidad, es decir, las líneas A > B y A < B a nivel bajo y
A = B a nivel alto.
El dispositivo puede operar individualmente, en serie o
en paralelo con otros del mismo tipo. El funcionamiento Aunque, si miramos la línea siguiente, vemos que es
en cualquiera de las tres modalidades se resume en la suficiente con que la entrada A = B esté a nivel alto. De
Tabla 3.15. no ser así, la salida A = B nunca mostraría un nivel alto.
03
55
B. Estudio de un circuito serie Esta técnica de conexionado puede ser empleada para com-
parar palabras de más bits, acoplando otros componentes.
La conexión en serie de dos 7485, tal como se muestra
en la Figura 3.12, permite comparar dos palabras de El gran inconveniente de la conexión serie es la acumula-
ocho bits cada una. En este caso, las tres salidas del ción de los tiempos de conmutación de cada uno de los
componente de los cuatro bits menos significativos circuitos. La respuesta definitiva a las salidas de la última
deben conectarse a las tres entradas de expansión del etapa no se produce hasta que no se comparan los bits
dispositivo de los cuatro bits de mayor peso. menos significativos de todos los dispositivos anteriores.
Entradas Entradas montaje Salidas

paralelo
A3, B3 A2, B2 A1, B1 A0, B0 A>B AB A B3 X X X X X X H L L
A3 < B3 X X X X X X L H L
A3 = B3 A2 > B2 X X X X X H L L
A3 = B3 A2 < B2 X X X X X L H L
A3 = B3 A2 = B2 A1 > B1 X X X X H L L
A3 = B3 A2 = B2 A1 < B1 X X X X L H L
A3 = B3 A2 = B2 A1 = B1 A0 > B0 X X X H L L
A3 = B3 A2 = B2 A1 = B1 A0 < B0 X X X L H L
A3 = B3 A2 = B2 A1 = B1 A0 = B0 H L L H L L
A3 = B3 A2 = B2 A1 = B1 A0 = B0 L H L L H L
A3 = B3 A2 = B2 A1 = B1 A0 = B0 L L H L L H
A3 = B3 A2 = B2 A1 = B1 A0 = B0 X X H L L H
A3 = B3 A2 = B2 A1 = B1 A0 = B0 H H L L L L
A3 = B3 A2 = B2 A1 = B1 A0 = B0 L L L H H L
Tabla 3.15. Tabla de verdad del comparador 7485.
A7 B7 A6 B6 A5 B5 A4 B4 A3 B 3 A 2 B2 A1 B1 A 0 B 0
7 Ensayo y experimentación con un comparador de ocho bits 15 1 13 14 12 11 10 9 15 1 13 14 12 11 10 9
A3 B3 A2 B2 A1 B1 A0 B0 A3 B 3 A 2 B2 A1 B1 A 0 B 0
En la Figura 3.11 se muestra el símbolo y el diagrama de conexión del

comparador 7485. 7485 7485
AB AB AB AB
• Montar dos comparadores de 4 bits en serie, tal como se muestra 7 6 5 2 3 4 7 6 5 2 3 4
en la Figura 3.12.
L H L
• Comprobar los valores de las salidas A = B , A > B y A B
(13)
A2
B2
(14)
(2)
AB
A1 (12)
B1
(11)
(7)
A y

A< B de gran parte de los dispositivos se utilizan como
Para remediar el inconveniente de retraso en la com- entradas de datos; de esta manera, el componente se
paración, se utiliza la técnica de conexión paralelo, convierte en un comparador de cinco bits. Las entradas
más compleja que la conexión serie. En la Figura 3.14 A = B se deben conectar a nivel bajo. Como en todos los
se muestra un circuito formado por seis dispositivos, casos, las tres entradas de expansión del dispositivo
capaz de comparar palabras de hasta 24 bits con un correspondiente a los cuatro bits menos significativos de
tiempo de respuesta similar al del circuito serie de la la palabra deben conectarse como ya se ha señalado, es
Figura 3.12. decir, A =B a nivel alto y A >B y AB
A20 A0
B19 A B
B18 B3
A18 A3
B17 B2
A17 A2
B16 B1 A B
A15 A0
B14 A B
B13 B3 B3
A13 A3 A3
B12 B2 B2
A12 A2 A2
B11 B1 A B B0 A >B
A10 A0 A0
B9 A B A>B
B8 B3
A8 A3
B7 B2
A7 A2
B6 B1 A B
A5 A0
B4 A B
B3 B3
A3 A3
B2 B2
A2 A2
B1 B1 A B
A0 A0
L A B
Fig. 3.14. Comparador de dos palabras de 24 bits con seis circuitos 7485 en conexión paralela.
03
58
Actividades finales
Actividades finales
a
1 Pasar de decimal a binario los siguientes números:
b
a) 36,75
b) 12,525 c
c) 102,125
d) 50,225 d
BP
2 Calcular los números decimales equivalentes a los siguientes e
números binarios:
f
BP (Bit de Paridad)
a) 110011
b) 10011110 Fig. 3.15. Diagrama de un generador de paridad par para una palabra de 6 bits.
c) 001000,0101
d) 11110000,1110
9 Ensayo y experimentación con un generador/detector de pari-
3 Codificar en BCD natural, exceso tres y Aiken las siguientes can- dad para palabras de 7 bits (incluido el de paridad).
tidades:
Montar un circuito detector como el de la Figura 3.16 y acoplar el gene-
a) 4 725 rador de la Figura 3.15, simulando un fallo en la transmisión (mediante
b) 839 un conjunto de conmutadores). Observar el valor de la salida D.
c) 10 637
d) 235 a
b 1
4 Construir un código de paridad par a partir del BCD Aiken.
4
5 Formar el código Hamming a partir del BCD exceso tres. c
d 2
6 Expresar en ASCII: NBP
5
e 6
a) B e) DEL
b) 7 f) * 3 D
f
c) h g) : BP
d) LF
NBP (Nuevo Bit de Paridad)
D (Detector)
7 Obtener las funciones de la Tabla 3.13 (Tabla de verdad del 7442).
Fig. 3.16. Diagrama de un detector de paridad para palabras de 7 bits
8 Ensayo y experimentación con un generador de paridad par (incluido el bit de paridad, BP).
para palabras de 8 bits.
Montar un circuito como el de la Figura 3.15 y obtener los valores 10 Diseñar un circuito, formado por puertas lógicas, que permita
de salida (BP) para un determinado número de combinaciones de convertir el código Aiken a BCD natural. Montar el circuito y com-
las variables de entrada. probar su funcionamiento.
01
59

Análisis de Circuitos Combinacionales MSI: en Esta Unidad Aprenderás A

Cargado por

Copyright:

Formatos disponibles

Análisis de Circuitos Combinacionales MSI: en Esta Unidad Aprenderás A

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Análisis de Circuitos Combinacionales MSI: en Esta Unidad Aprenderás A

Cargado por

Copyright:

Formatos disponibles

Análisis de circuitos

En esta unidad aprenderás a:

3.1 Propiedades de los circuitos combinacionales

3.2 Sistema binario y códigos

A. Sistema binario Ejemplo:

Ejemplos: Otro sistema de numeración muy utilizado también en

• Binario natural. Como ya se ha indicado, esta familia de códigos es la más uti-

Sistema BCD BCD exceso BCD

ASCII Códigos de paridad

Tabla 3.2. ASCII de 7 bits.

El código corrector más utilizado es el Hamming, en el C3 = b4 丣 b5 丣 b6 丣 b7

Tabla 3.4. Código Hamming formado a partir del BCD natural.

3.3 Análisis de codificadores

• Observando la Tabla 3.5, indicar:

Por el contrario, si al menos una de las líneas está

Entradas Salidas (2)

3.4 Análisis de decodificadores

Tabla 3.8. Tabla de verdad del decodificador 7447.

Por tanto, esta línea se utiliza para suprimir el cero.

3.5 Análisis de multiplexadores

7447 7447 7447

Fig. 3.6. Visualizador numérico de tres dígitos.

3 Ensayo y experimentación con un multiplexador 74151

Entradas de Líneas de Entradas Salidas

Estudio del dispositivo 74151

Fig. 3.8. Diagrama lógico del multiplexador 74151.

A través de las tres entradas de control, este compo- Entradas Salidas

——— ——— ——— ——— ———

3.6 Análisis de decodificadores/demultiplexadores

Fig. 3.9. Símbolo lógico y diagrama de conexión del circuito 7442.

5 Ensayo del circuito 7442 como demultiplexador

Montar el circuito utilizando A, B y C como entradas de selección y la línea

Estudio del dispositivo 7442

Funcionamiento como decodificador

Funcionamiento como demultiplexador Se podrá observar, en las ocho primeras combinaciones

3.7 Análisis de comparadores

6 Ensayo y experimentación con un comparador 7485

Entradas de datos Entradas Salidas

Entradas Entradas montaje Salidas

Tabla 3.15. Tabla de verdad del comparador 7485.

En la Figura 3.11 se muestra el símbolo y el diagrama de conexión del

Fig. 3.13. Diagrama lógico del comparador 7485.

C. Estudio de la conexión paralelo En la conexión paralelo, las entradas de expansión A > y

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.