Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 97 vistas

    Evaluación #4 (LC)

    Cargado por

    LuisMiguelBacilioOlazabal
    El documento describe una evaluación de laboratorio sobre circuitos lógicos combinacionales que consiste en tres ejercicios: 1) diseñar un sumador completo en VHDL, 2) diseñar un restador completo en VHDL, y 3) diseñar un sumador de 2 bits usando el sumador completo del ejercicio 1. Se deben entregar los proyectos de cada ejercicio en Quartus y un informe con el desarrollo y procedimiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Evaluación #4 (LC)

    Cargado por

    LuisMiguelBacilioOlazabal
    97 vistas2 páginas
    El documento describe una evaluación de laboratorio sobre circuitos lógicos combinacionales que consiste en tres ejercicios: 1) diseñar un sumador completo en VHDL, 2) diseñar un restador completo en VHDL, y 3) diseñar un sumador de 2 bits usando el sumador completo del ejercicio 1. Se deben entregar los proyectos de cada ejercicio en Quartus y un informe con el desarrollo y procedimiento.

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe una evaluación de laboratorio sobre circuitos lógicos combinacionales que consiste en tres ejercicios: 1) diseñar un sumador completo en VHDL, 2) diseñar un restador completo en VHDL, y 3) diseñar un sumador de 2 bits usando el sumador completo del ejercicio 1. Se deben entregar los proyectos de cada ejercicio en Quartus y un informe con el desarrollo y procedimiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    97 vistas2 páginas

    Evaluación #4 (LC)

    Cargado por

    LuisMiguelBacilioOlazabal
    El documento describe una evaluación de laboratorio sobre circuitos lógicos combinacionales que consiste en tres ejercicios: 1) diseñar un sumador completo en VHDL, 2) diseñar un restador completo en VHDL, y 3) diseñar un sumador de 2 bits usando el sumador completo del ejercicio 1. Se deben entregar los proyectos de cada ejercicio en Quartus y un informe con el desarrollo y procedimiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 2

    Circuitos Lógicos Combinacionales

    Evaluación #4 (PC#4 - Laboratorio Calificado)

    Ejercicio 1:
    Realizar el diseño basado en VHDL que nos permita obtener un sumador completo. (10
    puntos)

    Ejercicio 2:
    Realizar el diseño basado en VHDL que nos permita obtener un restador completo. (8
    puntos)
    Ejercicio 3:
    Diseñar un sistema que nos permita obtener un circuito sumador de dos números de 2 bits (ver
    figura).
    Utilizar el instanciamiento de componentes basado en el sumador completo realizado
    anteriormente. (2 puntos)

    1. ENTREGABLES

    - Proyecto del ejercicio 1 (Carpeta del proyecto desarrollado en Quartus).


    - Proyecto del ejercicio 2 (Carpeta del proyecto desarrollado en Quartus).
    - Proyecto del ejercicio 3 (Carpeta del proyecto desarrollado en Quartus).
    - Informe con el desarrollo y procedimiento realizado (puede incorporar los comentarios
    necesarios y capturas de pantalla).

    Estructura para la entrega en Canvas, en el módulo S12.s2 – Entrega de PC#4 (Laboratorio


    Calificado)

    También podría gustarte

    pFad - Phonifier reborn

    Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

    Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.


    Alternative Proxies:

    Alternative Proxy

    pFad Proxy

    pFad v3 Proxy

    pFad v4 Proxy