SD POMALAZA - Evaluación Parcial 202110

EVALUACIÓN PARCIAL (A)
ASIGNATURA DE
SISTEMAS DIGITALES
DOCENTE: ING. JORGE A. SIFUENTES LÓPEZ
ESTUDIANTE: __POMALAZA SALVADOR Floriberto Junior___
INSTRUCCIONES:
 Lea con atención las interrogantes propuestas y luego desarrolle en los

espacios en blanco.
 El tiempo destinado para el examen es de 75 mins.
1. Convierta los siguientes valores binarios en decimales (2 Puntos):
a. 101011012 = 181
1x2 ^0=1
0x2 ^1=0
1x2 ^2=4
0x2 ^3=0
1x2 ^4=16
1x2 ^5=32
0x2 ^6=0
1x2 ^7=128 181
b. 001010012 = 148
0x2 ^0=0
0x2 ^1=0
1x2 ^2=4
0x2 ^3=0
1x2 ^4=16
0x2 ^5=0
0x2 ^6=0
1x2 ^7=128 148
2. Simplifique las siguientes expresiones mediante el uso del álgebra booleana

(4Ptos):
a) 𝑥 = (𝐴 + 𝐵)(𝐴 + 𝐶) b) 𝑦 = ̅̅̅̅̅̅̅̅̅̅̅̅
𝐴𝐵̅ + 𝐴̅𝐵
(AB’)’ (A’B)’
AA+AC+BA+BC (A’+B)(A+B’)
A+AC+BA+BC A’A+A’B’+BA+BB’
A+BA+BC A’B’+BA+BB’
A+BC
SISTEMAS DIGITALES
c) 𝑤 = 𝐴𝐵 + 𝐴(𝐵 + 𝐶) + 𝐵(𝐵 + 𝐶) d) 𝑞 = ̅̅̅̅̅̅̅̅̅̅̅

𝐴𝐵 + 𝐴𝐶 + 𝐴̅𝐵̅ 𝐶
A’A’+A’C’+B’A’+B’C’+A’B’C
AB+AB+AC+BB+BC A’+A’C’+B’A’+B’A’+B’C’+A’B’C
AB+AC+B+BC A’+B’A’+B’C’+A’B’C
AC+B+BA A’+B’C’+A’B’C
AC+B A’+B’(C’+A’C)
3. Simplifique el circuito de la figura mediante el uso del álgebra booleana(2Ptos):
A 0
B 0 x
C 0
𝑥 =AB+A (B+C)+ (B+C) B
AB+A (B+C)+ (B+C) B

AB+AB+AC+BB+CB
AB+AC+B+CB
AB+AC+B
B+AC
4. Diseñe un circuito lógico que corresponda a la tabla de verdad que se muestra a

continuación. Utilizar el álgebra booleana. (2 Ptos):
A B C x 𝑥 =A’BC’+A’BC+AB’C+ABC’
0 0 0 0
Simplificando:
0 0 1 0
B(A’)+A(B’C+BC’)
0 1 0 1 ⟶ _____
0 1 1 1 ⟶ _____
1 0 0 0
1 0 1 1 ⟶ _____
1 1 0 1 ⟶ _____
1 1 1 0
EVALUACIÓN PARCIAL Página 2

SISTEMAS DIGITALES
Circuito lógico:
5. Determine la expresión mínima para cada uno de los mapas K (2 Ptos):
𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 ̅
𝐶𝐷 𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 ̅
𝐶𝐷
𝐴̅𝐵̅ 1 1 1 1 𝐴̅𝐵̅ 1 0 0 1
𝐴̅𝐵 1 1 0 0 𝐴̅𝐵 1 0 0 1
𝐴𝐵 0 0 0 0 𝐴𝐵 0 0 1 1
𝐴𝐵̅ 1 0 0 1 𝐴𝐵̅ 1 0 1 1
𝑥 =A’(B’+BC’)+AB’C’ 𝑦 =A’D’+A(BC+B’+B’CD’)
6. La siguiente figura muestra un contador BCD que produce una salida de 4 bits, la
cual representa el código BCD para el número de pulsos que se han aplicado a la
entrada de un contador. Por ejemplo, después de haberse producido cuatro
pulsos, las salidas del contador son BCBA = 01002 = 410. El contador se
reestablece a 0000 en el décimo pulso y empieza a contar de nuevo. En
otras palabras, las salidas DCBA nunca representarán a un número mayor de
10012=910. (4 Ptos)

SISTEMAS DIGITALES
(a) Diseñe el circuito lógico que produzca una salida en ALTO cada vez que el
conteo sea 2, 3 o 9. Use el mapeo K.
D C B A x
0 0 0 0 x
0 0 0 1 0 BA
DC 00 01 11 10
0 0 1 0 1
0 0 1 1 1 00 X 1 1
0 1 0 0 0
0 1 0 1 0 01
0 1 1 0 0
0 1 1 1 0 11 X X X X
1 0 0 0 0
1 0 0 1 1
10 1 X X
1 0 1 0 X
1 0 1 1 X
1 1 0 0 X 𝑥=
1 1 0 1 X
1 1 1 0 X
1 1 1 1 X
Circuito Lógico:
Circuito Lógico con compuertas NAND (Optimizado):

SISTEMAS DIGITALES
(b) Crear un video de 5 mins como máximo explicando el funcionamiento del

circuito en proteus y publicar en youtube.
Pegar enlace aquí:
https://drive.google.com/file/d/1WYmB8D3VpvvI3mQJoxQF8Ox-
84CrK4oD/view?usp=sharing
7. Diseñar un circuito lógico de un sistema de votación de un jurado de tres

miembros (A, B y C). Cada miembro vota 0 o 1. La salida del circuito es una
lámpara (F), esta lámpara estará encendida (1) cuando la mayoría de los
miembros del jurado vote 1 y estará apagada (0) cuando la mayoría vote 0. (4
Ptos).
Realizar:
(a) Tabla de verdad y función lógica canónica.
A B C F fun

SISTEMAS DIGITALES
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1 A’BC
1 0 0 0
1 0 1 1 AB’C
1 1 0 1 ABC’
1 1 1 1 ABC
(b) Simplificar mediante mapas de Karnaugh.
BC
A 00 01 11 10
0 1
1 1 1 1
(c) Dibujar el circuito lógico en proteus utilizando compuertas AND, OR e

INVERSORES.
(d) Optimizar el circuito por medio de compuertas NAND.

SISTEMAS DIGITALES
(e) Implementar el circuito OPTIMIZADO en TINKERCAD y crear un video de 5

minutos explicando el funcionamiento.
Pegar enlace aquí:

SISTEMAS DIGITALES
https://drive.google.com/file/d/1UyqihRCaRbaBoxPepnFkdLu8W3yX9rOx/vie
w?usp=sharing

SD POMALAZA - Evaluación Parcial 202110

Cargado por

Copyright:

Formatos disponibles

SD POMALAZA - Evaluación Parcial 202110

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

SD POMALAZA - Evaluación Parcial 202110

Cargado por

Copyright:

Formatos disponibles

EVALUACIÓN PARCIAL (A)

DOCENTE: ING. JORGE A. SIFUENTES LÓPEZ

ESTUDIANTE: __POMALAZA SALVADOR Floriberto Junior___

 Lea con atención las interrogantes propuestas y luego desarrolle en los

1. Convierta los siguientes valores binarios en decimales (2 Puntos):

2. Simplifique las siguientes expresiones mediante el uso del álgebra booleana

c) 𝑤 = 𝐴𝐵 + 𝐴(𝐵 + 𝐶) + 𝐵(𝐵 + 𝐶) d) 𝑞 = ̅̅̅̅̅̅̅̅̅̅̅

3. Simplifique el circuito de la figura mediante el uso del álgebra booleana(2Ptos):

𝑥 =AB+A (B+C)+ (B+C) B

AB+A (B+C)+ (B+C) B

4. Diseñe un circuito lógico que corresponda a la tabla de verdad que se muestra a

EVALUACIÓN PARCIAL Página 2

5. Determine la expresión mínima para cada uno de los mapas K (2 Ptos):

EVALUACIÓN PARCIAL Página 3

Circuito Lógico con compuertas NAND (Optimizado):

EVALUACIÓN PARCIAL Página 4

(b) Crear un video de 5 mins como máximo explicando el funcionamiento del

Pegar enlace aquí:

7. Diseñar un circuito lógico de un sistema de votación de un jurado de tres

(a) Tabla de verdad y función lógica canónica.

EVALUACIÓN PARCIAL Página 5

(b) Simplificar mediante mapas de Karnaugh.

(c) Dibujar el circuito lógico en proteus utilizando compuertas AND, OR e

(d) Optimizar el circuito por medio de compuertas NAND.

EVALUACIÓN PARCIAL Página 6

(e) Implementar el circuito OPTIMIZADO en TINKERCAD y crear un video de 5

Pegar enlace aquí:

EVALUACIÓN PARCIAL Página 7

EVALUACIÓN PARCIAL Página 8

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

ESTUDIANTE: POMALAZA SALVADOR Floriberto Junior_