Presentacion de VHDL

Introduccin al lenguaje
VHDL

Osmar Guerra Alvarado
Matilde Cruz Aguilera
Jaime Montoya Ponce de Len
Oscar Coronado Reyes
Kevin R. Hernndez Franco

Que significa VHDL?

El significado de las siglas VHDL significan VERY HIGH
SPEED INTEGRATED CIRCUIT es decir lenguaje de
descripcin hardware de circuitos integrados de muy
alta velocidad.

Que es VHDL?

VHDL es un lenguaje de descripcin y modelado
diseado para describir, en una forma en que los
humanos y las maquinas puedan leer y entender la
funcionalidad y la organizacin de sistemas de
hardware digitales, placas de circuitos y componentes.
VHDL es un lenguaje con una sintaxis amplia y
flexible que permite el modelado estructural, en flujo
de datos y comportamiento hardware. VHDL permite
el modelado preciso, en distintos estilos, del
comportamiento de un sistema digital conocido y el
desarrollo de modelos de simulacin.

Por qu surge VHDL?
Necesidad de nuevos mtodos ya que los clsicos (esquemticos),
llegan a ser ineficientes en diseos de altas escalas de integracin.
- El diseo con ecuaciones Booleanas requiere de la escritura de una
ecuacin por cada flip-flop, es imprctico para circuitos con cientos de
estos.
- Necesidad de compartir informacin entre integrantes y equipos de un
proyecto.
- Necesidad de reutilizar mdulos que ya han sido desarrollados,
depurados y probados.
- Necesidad de tener un lenguaje portable a diversos fabricantes.
- Tener un lenguaje estructurado para modelar, simular y sintetizar
circuitos digitales.
Para que se utiliza?

VHDL permite modelar sistemas digitales, mediante los
cuales puedes:

Simular Sintetizar
Objetivos de VHDL.

Disponer de una herramienta estndar e
independiente para la especificacin y
documentacin de sistemas electrnicos.

El VHDL es un lenguaje que fue diseado
inicialmente para ser usado en el modelado de
sistemas digitales.es por esa razn que su
utilizacin en sntesis no es inmediata.
Formas de describir un circuito
Dentro del VHDL hay varias formas con las que podemos disear el mismo
circuito y es tarea del diseador elegir la ms apropiada.
Funcional: Describimos la forma en que se comporta el circuito. Esta es la
forma que ms se parece a los lenguajes de software ya que la descripcin
es secuencial. Estas sentencias secuenciales se encuentran dentro de los
llamados procesos en VHDL. Los procesos son ejecutados en paralelo
entre s, y en paralelo con asignaciones concurrentes de seales y con las
instancias a otros componentes.
Flujo de datos: describe asignaciones concurrentes (en paralelo) de
seales.
Estructural: se describe el circuito con instancias de componentes. Estas
instancias forman un diseo de jerarqua superior, al conectar los puertos
de estas instancias con las seales internas del circuito, o con puertos del
circuito de jerarqua superior.
Mixta: combinacin de todas o algunas de las anteriores.
las herramientas de sntesis basadas en el lenguaje
permiten en la actualidad ganancias importantes en la
productividad de un diseo.

Algunas de las ventajas del uso de VHDL para la
descripcin hardware son:
-VHDL permite disear, modelar y comprobar un
sistema desde un alto nivel de abstraccin bajando
hasta el nivel de definicin estructural de puertas.
-circuitos descritos utilizando VHDL, siguiendo unas
guas para sntesis.
-los modelos de VHDL pueden utilizarse en diferentes
diseos lo que permite la reutilizacin del cdigo.
-Al estar basado en un estndar los ingenieros de toda
la industria de diseo pueden usar este lenguaje para
minimizar errores.
-VHDL permite diseo top-down, es decir describir el
comportamiento de los bloques de alto nivel.
-VHDL permite dividir o descomponer un diseo
hardware y su descripcin VHDL en unidades mas
pequeas.

Limitaciones del VHDL
-No permite describir sistemas analgicos. Sin
embargo, ya se estn desarrollando versiones anlogas
y mixtas.
-No existe un estilo de descripcin normalizado. Para
sntesis se requiere ajustar los estilos disponibles a la
capacidad de las herramientas.
-Es posible sintetizar lgica solo de un subconjunto del
lenguaje. Las herramientas de sntesis no soportan los
mismos subconjuntos, y existen a veces diferencias al
mudar de herramientas.
FIN

Presentacion de VHDL

Cargado por

Copyright:

Formatos disponibles

Presentacion de VHDL

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Presentacion de VHDL

Cargado por

Copyright:

Formatos disponibles

Introduccin al lenguaje

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.