Systèmes Logiques L1 1
Systèmes Logiques L1 1
Systèmes Logiques L1 1
et de LA Recherche Scientifique
Support de cours :
Systmes Logiques (1)
Logique combinatoire
(Tronc Commun)
Elabor par :
Ben Amara Mahmoud ................................................................ (Technologue)
& Galoul Kamel ........................................................................ (Technologue)
Anne universitaire: 2015/2016
ISET de Nabeul Cours de systmes logiques (1)
Chapitre 1
1. OBJECTIFS
Traiter en dtails les diffrents systmes de numration : systmes dcimal,
binaire, octal et hexadcimal ainsi que les mthodes de conversion entre les
systmes de numration.
Traiter les oprations arithmtiques sur les nombres.
Etudier plusieurs codes numriques tels que les codes DCB, GRAY et ASCII.
2. SYSTEMES DE NUMERATION
Pour quune information numrique soit traite par un circuit, elle doit tre mise
sous forme adapte celui-ci. Pour cela Il faut choisir un systme de numration
de base B (B un nombre entier naturel 2)
Le systme octal ou base 8 comprend huit chiffres qui sont {0, 1, 2, 3, 4, 5, 6, 7}.
Les chiffres 8 et 9 nexistent pas dans cette base. Ecrivons titre dexemple, les
nombres 45278 et 1274.6328 :
Exemples :
3. CHANGEMENT DE BASE
Il sagit de la conversion dun nombre crit dans une base B1 son quivalent dans
une autre base B2
3.1 Conversion dun nombre N de base B en un nombre dcimal
La valeur dcimale dun nombre N, crit dans une base B, sobtient par sa forme
polynomiale dcrite prcdemment.
Exemples :
Exemples :
(84)10=( ? )2 (110)10=( ? )8
84 2
0 42 2
0 21 2 110 8
1 10 2 6 13 8
0 5 2 5 1
2 Lecture du
1 2
Lecture du rsultat
0 1
rsultat
(84)10=(1010100)2 (110)10=(156)8
105 4
1 26 4
827 16
2 6 4
Lecture du B 51 16
2 1
rsultat 3 3
Lecture du
rsultat
(105)10=(1221)4 (827)10=(33B)8
Exemples :
(58.625)10=(111010.101)2
Remarques :
Exemple : (0.15)10=( ? )2
0.15 *2 = 0 .3
0.3 *2 = 0 .6
0.6 *2 = 1 .2
0.2 *2 = 0 .4
0.4*2 = 0 .8
0.8*2 = 1 .6
0.6 *2 = 1 .2
0.2 *2 = 0 .4
0.4*2 = 0 .8
0.8*2 = 1 .6
(0.15)10=(0.0010011001)2
On dit que le nombre (0.15)10 est cyclique dans la base 2 de priode 1001.
Pour faire La conversion dun nombre dune base quelconque B1 vers une autre
base B2 il faut passer par la base 10. Mais si la base B1 et B2 scrivent
respectivement sous la forme dune puissance de 2 on peut passer par la base 2
(binaire) :
Base ttrale (base 4) : 4=22 chaque chiffre ttral se convertit tout seul sur 2 bits.
Base octale (base 8) : 8=23 chaque chiffre octal se convertit tout seul sur 3 bits.
Base hexadcimale (base 16) : 16=24 chaque chiffre hexadcimal se convertit tout
seul sur 4 bits.
Exemples :
(1 0 2 2 3)4 = (01 00 10 10 11)2
4.1 Addition
Base Binaire
11001001 1101110
+ 110101 + 100010
= (11111110)2 = (10010000)2
Base Ttrale
32210 20031
+ 1330 + 1302
= (100200)4 = (21333)4
Base Octale
63375 5304
+ 7465 + 6647
= (73062)8 = (14153)8
Base hexadcimale
89A27 5304
+ EE54 + CC3B
= (9887B)16 = (11F3F)16
4.2 Soustraction
Base Binaire
1110110 1000001001
- 110101 - 11110011
= (1000001)2 = (100010110)2
Base Ttrale
13021 2210
- 2103 - 1332
= (10312)4 = (21333)4
Base Octale
52130 145126
- 6643 - 75543
= (43265)8 = (47363)8
Base Hexadcimal
725B2 45DD3
- FF29
- 9BF6
= (62689)16
= (3C1DD)16
4.3 Multiplication
Base Binaire
1110110 1010111
* 11011 * 10011
1110110 1010111
1110110 1010111
1110110 1010111
1110110
= (110001110010)2 = (11001110101)2
Base Ttrale
3021 13320
* 113 * 210
21123 13320
3021 33300
3021
= (1020033)4 = (10123200)4
Base Octale
7506 4327
* 243 * 651
26722 4327
36430 26063
17214 32412
= (2334622)8 = (3526357)8
Base Hexadcimale
A928 6340
* 7D3 * B51
1FB78 6340
89708 1F040
4A018 443C0
= (52B83F8)16 = (4632740)16
4.4 Division
50064 72 24328 2B
- 442 - 22F
366 542 142 D78
- 350 - 12D
164 158
5. CODAGE DE LINFORMATION
Le codage de linformation est ncessaire pour le traitement automatique de celui-ci.
Parmi les codes les plus rencontrs, autre que le code binaire naturel on cite le code
DCB, le code GRAY, le code p parmi n, le code ASCII
Ce code prsente linconvnient de changer plus quun seul bit quand on passe
dun nombre un autre immdiatement suprieur.
5.1.2 Le code binaire rflchi (code GRAY)
Son intrt rside dans des applications dincrmentation o un seul bit change
dtat chaque incrmentation.
Remarques :
(6)10=(?)BR (10)10=(?)BR
(6)BN = 1 1 0 (10)BN = 1 0 1 0
(6)BR = 1 0 1 (10)BR = 1 1 1 1
(6)10=(110)BN=(101)BR (10)10=(1010)BN=(1111)BR
(10)10=(?)BN (13)10=(?)BN
(10)BR = 1 1 1 1 (13)BR = 1 0 1 1
(10)BN = 1 0 1 0 (13)BN = 1 1 0 1
(10)10=(1111)BR=(1010)BN (13)10=(1011)BR=(1101)BN
Exemples :
Le code P parmi N est un code N bits dont P bits sont 1 et (N-P) bits sont 0.
La lecture de ce code peut tre associe la vrification du nombre des 1 et des 0
dans linformation, ce qui permet de contrler linformation lue par la dtection du
code erron.
Code 2 parmi 5
Dcimal
a7 a4 a2 a1 a0
0 1 1 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 1 0 0 0 1
8 1 0 0 1 0
9 1 0 1 0 0
Le code ASII (American Standard Code for information interchange) est un code
alphanumrique, devenu une norme internationale. Il est utilis pour la
transmission entre ordinateurs ou entre un ordinateur et des priphriques. Sous
sa forme standard, il utilise 7 bits. Ce qui permet de gnrer 27=128 caractres. Ce
code reprsente les lettres alphanumriques majuscules et minuscules, les chiffres
dcimaux, des signes de ponctuation et des caractres de commande.
Chaque code est dfini par 3 bits dordre suprieur b6b5b4 et 4 bits dordre inferieur
b3b2b1b0. Ainsi le caractre "A" a pour code hexadcimal 41H
Exemple :
5.2 Le Transcodage
Une des applications lie au codage des informations est le passage dun code
un autre. Cette opration est appele transcodage :
Base 10
Codage Codage
Dcodage Dcodage
Base B1 Base B2
Transcodage
Chapitre 2
1. OBJECTIFS
Etudier les rgles et les thormes de lalgbre de Boole.
Comprendre le fonctionnement des portes logiques.
Une variable logique est une grandeur qui ne peut prendre que deux tats logiques.
Nous les symbolisons par 0 ou 1.
Exemples :
Une fonction logique est une variable logique dont la valeur dpend dautres
variables,
Une fonction logique qui prend les valeurs 0 ou 1 peut tre considre
comme une variable binaire pour une autre fonction logique.
Exemple :
c b a
Circuit F1(c, b)
logique 1
F2(F1, a)= F2(c, b, a)
Circuit
logique 2
A B A+B A B A.B
0 0 0 0 0 0 A NON A
Table de vrit 0 1 1 0 1 0 0 1
1 0 1 1 0 0 1 0
1 1 1 1 1 1
A=A Involution
Fonctions OU ET Commentaires
2 variables A+B=B+A A.B=B.A Commutativit
A+(B+C)=(A+B)+C A.(B.C)=(A.B).C
Associativit
=A+B+C =A.B.C
3 variables
A+B.C=(A+B).(A+C) A.(B+C)=A.B+A.C Distributivit
A+B =A . B A.B=A+B
De
Ce thorme peut tre gnralis plusieurs variables
DEMORGAN
A+AB=A+B A.(A+B)=A.B
Dallgement
A.B+AC+BC=AB+AC
A TTL : 7432
A S=A+B
B 1 S S CMOS : 4071
B
Cest une porte une seule entre, elle matrialise loperateur inverseur.
La fonction OU-exclusif vaut 1 si une seule des entres est ltat 1 et lautre est
ltat 0.
A A
=1 S S=ABC TTL : 74386
B B S
C C
A A
& S S S=A|B
B B TTL : 7400
S=A.B
CMOS : 4011-4093
S=A+B
A A
1 S S
B B
A A
S S=A|B|C
B & B S
C S=A.B.C
C TTL : 7410
S=A+B+C CMOS : 4023
A A
B 1 S B S
B B
A A
B 1 S S S=AB
B S=A+B
TTL : 7402
CMOS : 4001
S=A.B
A A
& S S
B B
A A
S=ABC
B 1 S B S
C C S=A+B+C
TTL : 7427
S=A.B.C CMOS : 4025
A A
B & S B S
C C
4.2.3 Exercice
Rponse :
1)
(A|B)|C=(A.B)|C=(A+B)|C=(A+B).C=(A+B)+C=(A.B)+C
(AB)C=(A+B)C=(A.B)C=(A.B)+C=(A.B).C=(A+B).C
2)
A|B|C=A.B.C=A+BC= A+BC = A.B.C=A|[(B|C)|(B|C)]
A.B.C
B
S=A|B|C
C
Chapitre 3
1. OBJECTIFS
Etudier la reprsentation algbrique dune fonction logique,
Comprendre la simplification algbrique dune fonction logique,
Faire la synthse des applications combinatoires.
Si chacun des produits contient toutes les variables dentre sous une forme
directe ou complmente, alors la forme est appele : premire forme
canonique ou forme canonique disjonctive . Chacun des produits est
appel minterme.
Si chacune des sommes contient toutes les variables dentre sous une forme directe ou
complmente, alors la forme est appele : deuxime forme canonique ou forme
canonique conjonctive . Chacun des produits est appel maxterme.
Table de vrit
Combinaison A B C S=MAJ(A, B, C)
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1
P1 P2 P3
Marche manuelle Arrt Augmenter la vitesse
Table de vrit
Combinaison A B C Clavier
0 0 0 0 0
1 0 0 1 1
2 0 1 0 1
3 0 1 1
4 1 0 0 1
5 1 0 1 1
6 1 1 0
7 1 1 1
Table de vrit
Combinaison A B C S=MAJ(A, B, C) Minterme Maxterme
0 0 0 0 0 ABC A+B+C
1 0 0 1 0 ABC A+B+C
2 0 1 0 0 ABC A+B+C
3 0 1 1 1 ABC A+B+C
4 1 0 0 0 ABC A+B+C
5 1 0 1 1 ABC A+B+C
6 1 1 0 1 ABC A+B+C
7 1 1 1 1 ABC A+B+C
MAJ(A,B,C)=AB+BC+AC.
A
B
S=MAJ(A,B,C)
C
Les monmes reprant les lignes et les colonnes sont attribus de telle
manire que 2 monmes conscutifs ne diffrent que de ltat dune variable,
il en rsulte que 2 cases conscutives en ligne ou en colonne reprent des
combinaisons adjacentes, on utilise donc le code GRAY.
Exemple
n=2
B B(0) B(1)
A
A(0) 00 01
A(1) 10 11
n=3
BC BC(00) BC(01) BC(11) BC(10)
A
A(0) 000 001 011 010
A(1) 100 101 111 110
n=4
CD CD(00) CD(01) CD(11) CD(10)
AB
AB(00) 0000 0001 0011 0010
AB(01) 0100 0101 0111 0110
AB(11) 1100 1101 1111 1110
AB(10) 1000 1001 1011 1010
NB : Le Tableau de KARNAUGH une structure enroule sur les lignes et les colonnes. Il
a une forme sphrique.
2.4.4 Exemple de remplissage du tableau de KARNAUGH partir de la table de vrit :
Table de vrit
Combinaison A B C D F(A,B,C,D)
0 0 0 0 0 0
1 0 0 0 1 1
Tableau de KARNAUGH
2 0 0 1 0 0
CD
3 0 0 1 1 0 AB CD(00) CD(01) CD(11) CD(10)
4 0 1 0 0 1 AB(00) 0 1 0 0
5 0 1 0 1 1
6 0 1 1 0 0 AB(01) 1 1 1 0
7 0 1 1 1 1 AB(11) 0 1 0 0
8 1 0 0 0 0
AB(10) 0 0 1 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 0
La simplification algbrique.
La simplification graphique par tableau de KARNAUGH.
Pour obtenir une expression plus simple de la fonction par cette mthode, il faut
utiliser :
MAJ(A,B,C)=ABC+ABC+ABC+ABC.
MAJ(A,B,C)=ABC+ABC+ABC+ABC+ABC+ABC.
MAJ(A,B,C)=BC(A+A)+AB(C+C)+AC(B+B).
MAJ(A,B,C)=BC+AB+AC
G1=ABC+ABC=AC G3=ABC+ABC=AB
G2=ABC+ABC=BC
MAJ(A,B,C)=G1+G2+G3=AB+BC+AC
Fonction F1 Fonction F2
CD CD
AB CD(00) CD(01) CD(11) CD(10) AB CD(00) CD(01) CD(11) CD(10)
AB(00) 0 0 0 1 AB(00) 1 0 0 1
AB(01) 1 1 0 1 AB(01) 0 0 0 0
AB(11) 1 1 0 1 AB(11) 1 0 0 1
AB(10) 0 0 0 1 AB(10) 1 0 0 1
F1(A,B,C,D)=BC+CD F2(A,B,C,D)=AD+BD
Fonction F3
CD
AB CD(00) CD(01) CD(11) CD(10)
AB(00) 1 0 1 1
AB(01) 1 0 0 0
AB(11) 1 1 1 1
AB(10) 1 0 1 1
F3(A,B,C,D)=CD+AB+BC
Fonction F4
CD
AB CD(00) CD(01) CD(11) CD(10)
AB(00) 1 0 0 1
AB(01) 1 0 0 1
AB(11) 1 0 0 1
AB(10) 1 0 0 1
F4(A,B,C,D)=D
F(A,B,C,D,0) F(A,B,C,D,1)
CD CD
AB CD(00) CD(01) CD(11) CD(10) AB CD(00) CD(01) CD(11) CD(10)
AB(00) 0 0 0 1 AB(00) 0 1 0 0
AB(01) 0 0 0 1 AB(01) 0 1 0 0
AB(11) 0 0 0 1 AB(11) 0 1 0 0
AB(10) 0 0 0 1 AB(10) 0 1 0 0
F(A,B,C,D,0)=CD F (A,B,C,D,1)=CD
Exemple
Table de vrit
F(A,B,C)
Combinaison A B C F(A,B,C) BC
A BC(00) BC(01) BC(11) BC(10)
0 0 0 0
A(0) 0 1
1 0 0 1 0
A(1) 0 0 1
2 0 1 0 1
3 0 1 1
4 1 0 0 0 F (A,B,C)=B
5 1 0 1 0
6 1 1 0
7 1 1 1 1
Chapitre 4
1. OBJECTIFS
Etudier les principaux circuits logiques combinatoires utiliss dans les systmes
numriques (tels que : les circuits arithmtiques, les codeurs, les transcodeurs, ),
Raliser des fonctions logiques en utilisant les circuits combinatoires.
a0 S0
A a1 S1 a3 a2 a1 a0 Nombre A
a2
a3 S2 + b3 b2 b1 b0 Nombre B
Additionneur 4 bits
= S3 S2 S1 S0 Somme A+B
S3
CI : 74283 r3 r2 r1 r0 Retenue
b0
B b1
b2
b3 R3
a Demi-
S
Additionneur
b R
A
A B S R S=AB+AB=AB S
0 0 0 0 B
0 1 1 0 R=AB
1 0 1 0 R
1 1 0 1
A B Re S RS A S
0 0 0 0 0 Additionneur
S=ABRe+ABRe+ABRe+ABRe B
0 0 1 1 0 Rs
0 1 0 1 0 =ABRe Re
0 1 1 0 1
1 0 0 1 0 RS= Re AB+AB Circuit intgr :
1 0 1 0 1 74LS183
1 1 0 0 1
1 1 1 1 1
Logigramme :
AB
A Demi- S= ABRe
Demi-
Additionneur Additionneur
B A.B
RS
Re
A
A B D R D=AB+AB=AB D
0 0 0 0 B
0 1 1 1 R=AB
1 0 1 0 R
1 1 0 0
A B Re D RS
0 0 0 0 0
D=ABRe+ABRe+ABRe+ABRe
0 0 1 1 0 A S
0 1 0 1 0 =ABRe Soustracteur
B
0 1 1 1 1 Rs
Re
1 0 0 1 0 RS= Re AB+AB
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Logigramme :
AB
A Demi- D= ABRe
Demi-
soustracteur soustracteur
B A.B
RS
Re
2.3 Additionneur-soustracteurs
Un nombre cod sur n bits peut prendre une valeur comprise entre 0 et 2n-1.
Le complmentaire dun mot de n bits est obtenu en prenant le complment
de chacun de n bits. Ainsi, on a :
A+A=2n-1 -A= A+1-2n
Pour une variable code sur n bits : 2n=0. Cest dire quil est possible
dcrire un nombre entier ngatif comme " le complment 2" de sa valeur
absolue.
-A=A+1
Nous pouvons utiliser cette proprit pour crire la soustraction de deux mots
de n bits sous la forme suivante :
A-B=A+B+1
Un seul dispositif reprsent la figure ci-dessous peut servir pour laddition
et la soustraction selon le code opration O :
O=0 : addition
O=1 : soustraction
A n S
n
Additionneur
n
B n
1
R
n 0
O
2.4 Comparateur
Cest un circuit qui permet de comparer 2 nombres binaires. Il indique si le premier
nombre est infrieur (S2), gal (S0) ou suprieur (S1) au second nombre.
a0
a1
A a
... 2 Comparateur S0 (A=B)
an n bits S1 (A>B)
b0
b1 74HC85 (4 bits) S2 (A<B)
B b. 2
..
b3
Principe de base
Le principe de consiste de comparer dabord les bits les plus significatifs (Most
Significant Bit ou MSB). Sils sont diffrents, il est inutile de continuer la
comparaison. Par contre sils sont gaux, il faut comparer les bits de poids
immdiatement inferieur et ainsi de suite
Equation des
Table de vrit Logigramme
sorties
A
S0=AB+AB=AB S0
B A S0 S1 S2 B
0 0 1 0 0 S1=AB
S1
0 1 0 1 0 S2=AB
1 0 0 0 1
1 1 1 0 0
S2
a1=b1
A a0 S0 (A=B) a1>b1
a1
Comparateur S1 (A>B) a0=b0 a0>b0
b0 2 bits
B b1 S2 (A<B)
Table de vrit
b1 b0 a1 a0 S0 S1 S2 b1 b0 a1 a0 S0 S1 S2
0 0 0 0 1 0 0 1 0 0 0 0 0 1
0 0 0 1 0 1 0 1 0 0 1 0 0 1
0 0 1 0 0 1 0 1 0 1 0 1 0 0
0 0 1 1 0 1 0 1 0 1 1 0 1 0
0 1 0 0 0 0 1 1 1 0 0 0 0 1
0 1 0 1 1 0 0 1 1 0 1 0 0 1
0 1 1 0 0 1 0 1 1 1 0 0 0 1
0 1 1 1 0 1 0 1 1 1 1 1 0 0
Equations
S0=(a1b1).(a0b0).
S1=a1b1+(a1b1)a0b0
S2=a1b1+(a1b1)a0b0
S2=S0+S1
a1 a0 b1 b0
S0
S2
S1
a0 S0 (A=B) a1 S0 (A=B)
Comparateur S1 (A>B) Comparateur S1 (A>B)
b0 1 bits S2 (A<B) b1 1 bits S2 (A<B)
S0=(a1b1).(a0b0) =S0S0.
S1=a1b1+(a1b1)a0b0=S1+S0S1
S2=a1b1+(a1b1)a0b0=S2+S0S2
S2=S0+S1
S0
a0 S0
Comparateur S1
1 bits S2
b0
S1
S2
S0
a1
Comparateur S1
1 bits S2
b1
Cest un circuit qui traduit les valeurs dune entre dans un code choisi. Un codeur
(ou encodeur) est un circuit logique qui possde 2n voies dentres dont une seule
est active et N voies de sorties.
I0
I1 S0
I2 S1
I3 Codeur
.. S.2
. ..
I2n-1 Sn-1
Sorties
Entres
a3 a2 a1 a0 0 a3
0 0 0 0 0 1
2 a2
1 0 0 0 1 a0=1+3+5+7+9 Codeur
.. a1
2 0 0 1 0 . DCB
a1=2+3+6+7 a0
3 0 0 1 1
4 0 1 0 0 a2=4+5+6+7 9
5 0 1 0 1 a3=8+9
6 0 1 1 0
7 0 1 1 1 Circuit intgr :
8 1 0 0 0 74LS147
9 1 0 0 1
Logigramme :
1
a0
2
3 a1
4
5 a2
6
7
8
a3
9
S0
I0 S1
I1 S2
Dcodeur S3
I2. ..
.. .
In-1 S2n-1
Exemple : Dcodeur DCB
Remarque : Il ya 6 combinaisons intituls 10, 11, 12, 13, 14, 15 que lon
notera . Les autres chiffres sont affichs comme suit :
a a a a
f b b b b f b f
g g g g
e c c e c c c
d d d d
a a a
f b f b f b
g g g
e c c e c c
d d
Table de vrit
a3 a2 a1 a0 a b c d e f g
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 0 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 0 0 1 1 9
Segment a Segment b
a3a2 a3a2
a1a0 a3a200 a3a201 a3a211 a3a210 a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 1 0 1 a1a000 1 1 1
a1a001 0 1 1 a1a001 1 0 1
a1a0 11 1 1 a1a0 11 1 1
a1a010 1 0 a1a010 1 0
a=a2a1+a2a0+ a2a0+a3 b=a2+a1a0+a1 a0=a2+a1a0
Segment c Segment d
a3a2 a3a2
a1a0 a3a200 a3a201 a3a211 a3a210 a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 1 1 1 a1a000 1 0 1
a1a001 1 1 1 a1a001 0 1 0
a1a0 11 1 1 a1a0 11 1 0
a1a010 0 1 a1a010 1 1
Segment e
Segment f
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 1 0 1 a1a000 1 1 1
a1a001 0 0 0 a1a001 0 1 1
a1a0 11 0 0 a1a0 11 0 0
a1a010 1 1 a1a010 0 1
e=a1a0+a2a0
f=a1a0+a2a1+a2a0+a3
Segment g
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 1
a1a001 0 1 1
a1a0 11 1 0
a1a010 1 1
g=a2a1+a2a0+a2a1+a3
a
+Vcc
a
b
c b
c
d
e d
e
f
g f
2.6 Transcodeurs
Un transcodeur est un circuit qui permet de faire passer une information crite
dans un code C1 vers un code C2.
Il est gnralement form dun dcodeur en cascade dun codeur.
a3 a3
a2 a2
Operateur Transcodeur Machine
a1 a1
logique
a0 a0
Table de vrit
Dcimal
Entres BN Sorties BR
a3 a2 a1 a0 a3 a2 a1 a0
0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 1
0 0 1 0 0 0 1 1 2
an-1 an-1 0 0 1 1 0 0 1 0 3
.. .. .. ..
. . . . 0 1 0 0 0 1 1 0 4
Transcodeur
a2 BN/BR
a2 0 1 0 1 0 1 1 1 5
a1 a1 0 1 1 0 0 1 0 1 6
a0 a0 0 1 1 1 0 1 0 0 7
1 0 0 0 1 1 0 0 8
1 0 0 1 1 1 0 1 9
1 0 1 0 1 1 1 1 10
1 0 1 1 1 1 1 0 11
1 1 0 0 1 0 1 0 12
1 1 0 1 1 0 1 1 13
1 1 1 0 1 0 0 1 14
1 1 1 1 1 0 0 0 15
Bit a3
a3=a3
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a2=a3a2
a1a000 0 0 1 1
a1a001 0 0 1 1 a1=a2a1
a1a0 11 0 0 1 1 a0=a1a0
a1a010 0 0 1 1
Bit a2 a0
a0
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 0 1
a1a001 0 1 0 1
a1
a1a0 11 0 1 0 1 a1
a1a010 0 1 0 1
Bit a1 a2
a3a2 a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 1 0
a1a001 0 1 1 0
a1a0 11 1 0 0 1 a3 a3
a1a010 1 0 0 1
Bit a0
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 0 0 0
a1a001 1 1 1 1
a1a0 11 0 0 0 0
a1a010 1 1 1 1
Table de vrit
Dcimal
Entres BR Sorties BN
a3 a2 a1 a0 a3 a2 a1 a0
0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 1
0 0 1 0 0 0 1 1 2
an-1 an-1 0 0 1 1 0 0 1 0 3
.. .. .. .. 0 1 0 0 0 1 1 1 4
. . Transcodeur . .
a2 BR/BN
a2 0 1 0 1 0 1 1 0 5
a1 a1 0 1 1 0 0 1 0 0 6
a0 a0 0 1 1 1 0 1 0 1 7
1 0 0 0 1 1 1 1 8
1 0 0 1 1 1 1 0 9
1 0 1 0 1 1 0 0 10
1 0 1 1 1 1 0 1 11
1 1 0 0 1 0 0 0 12
1 1 0 1 1 0 0 1 13
1 1 1 0 1 0 1 1 14
1 1 1 1 1 0 1 0 15
Bit a3
a3a2
a3=a3
a1a0 a3a201 a3a211 a3a210
a2=a3 a2= a3 a2
a3a200
a1a000 0 0 1 1
a1a001 0 0 1 1 a1=a2 a1
a1a011 0 0 1 1 a0=a1 a0
a1a010 0 0 1 1
a0
a0
Bit a2
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 0 1
a1
a1a001 0 1 0 1 a1
a1a011 0 1 0 1
a1a010 0 1 0 1
a2
a2
Bit a1
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 0 1
a3 a3
a1a001 0 1 0 1
a1a011 1 0 1 0
a1a010 1 0 1 0
Bit a0
a3a2
a1a0 a3a200 a3a201 a3a211 a3a210
a1a000 0 1 0 1
a1a001 1 0 1 0
a1a011 0 1 0 1
a1a010 1 0 1 0
D0 S0
Synchronisation
D1 S1
D2 Y B S2
D3 S3
Multiplexeur Dmultiplexeur
D4 S4
.. .. 2n vers 1 1 vers 2n ..
. ..
. . .
D2n-1 S2n-1
En-1 E3 E2 E1 E0 En-1 E3 E2 E1 E0
Un multiplexeur (MUX) est un circuit logique qui possde 2n entres (D0, D1, D2, D2n-1), n
entres de slection (E0, E1, E2, En-1) et une seule sortie Y. Il est dit : MUX 2n vers 1 ou
MUX 2n x 1.
Sa fonction consiste deffectuer laiguillage de lune des entres vers la sortie en fonction
du code dadresse appliqu sur les entres de slection.
Table de vrit
Entres Sorties D0
Dcimal
En-1 E2 E1 E0 Y D1
0 0 0 0 0 D0 D2 Y
1 0 0 0 1 D1 D3
Multiplexeur
2 0 0 1 0 D2 D4
.. .. 2n vers 1
3 0 0 1 1 D3 . .
4 0 1 0 0 D4 D2n-1
5 0 1 0 1 D5
. En-1 E3 E2 E1 E0
2n-1 1 1 1 1 D2n-1
Circuit intgr :
74LS157 MUX 1 parmi 2
74LS153 MUX 1 parmi 4
74LS151 MUX 1 parmi 8
74LS150 MUX 1 parmi 16
Un dmultiplexeur (DEMUX) est un circuit logique qui possde une seule entre B, n entres
de slection (E0, E1, E2, En-1) et 2n sorties (S0, S1, S2, S2n-1). Il est dit : DEMUX 1 vers
2n ou DEMUX 1 x 2n.
Il effectue la fonction inverse dun multiplexeur, il transmet la donne dentre vers une
des sorties selon le mot crit aux entres de slection, il fonctionne comme un
commutateur.
Table de vrit
Entres Sorties
Dcimal
En-1 E2 E1 E0 S0 S1 S2 S2n-1
0 0 0 0 0 B 0 0 0
1 0 0 0 1 0 B 0 0
2 0 0 1 0 0 0 B 0
3 0 0 1 1 0 0 0 0
4 0 1 0 0 0 0 0 0
5 0 1 0 1 0 0 0 0
.
2n-1 1 1 1 1 0 0 0 B
Logigramme
S0
S1 Circuit intgr :
B S2
S3 4067 DEMUX 1 vers 16
Dmultiplexeur
S4
1 vers 2n .. .. 74LS154 DEMUX 1 vers 16
. .
74LS138 DEMUX 1 vers 8
S2n-1
74LS156 DEMUX 1 vers 4
En-1 E3 E2 E1 E0
D0 D4 D8
D1 Y D5 Y D9 Y
D2 D6 D10
D3 D7 D11
MUX MUX MUX
4 vers 1 4 vers 1 4 vers 1
E1 E0 E1 E0 E1 E0
CS CS CS
D12
D13 Y
D14
D15
Dcodeur MUX
1 parmi 4 4 vers 1
E1 E0
CS
D C B A
S
Problme
Soit la fonction F(A, B, C, D)=(0, 2, 5, 7, 11, 13, 14, 15). Raliser cette fonction laide
dun multiplexeur.
Solution
Entres Sorties
Dcimal +VCC
E3=D E2=C E1=B E0=A Y S
0 0 0 0 0 D0 1
1 0 0 0 1 D1 0 D0
D1
2 0 0 1 0 D2 1 D2
D3
3 0 0 1 1 D3 0 D4
4 0 1 0 0 D4 0 D5
5 0 1 0 1 D5 1 D6 Y=S
D7
6 0 1 1 0 D6 0 D8
7 0 1 1 1 D7 1 D9 Multiplexeur
D10
8 1 0 0 0 D8 0 D11 16 vers 1
9 1 0 0 1 D9 0 D12
D13
10 1 0 1 0 D10 0 D14
11 1 0 1 1 D11 1 D15 E3 E2 E1 E0
12 1 1 0 0 D12 0
13 1 1 0 1 D13 1
D C B A
14 1 1 1 0 D14 1
15 1 1 1 1 D15 1
D +VCC
D0
D1
D2
D3 Y=S
D4
D5 Multiplexeur
D6 8 vers 1
D7
E2 E1 E0
C B A
BIBLIOGRAPHIE et WEBOGRAPHIE
Bibliographie:
Titre : Circuits Numriques Thorie et Applications.
Auteur : Ronald J.Tocci.
Editeur : Reynald Goulet inc.
Anne : 1996.
ISBN : 2-89377-108-4.
Sites Web :
http://didier.villers.free.fr/STI-2D/tronc-commun-activites.htm
http://pageperso.lif.univ-mrs.fr/~severine.fratani/enseignement/lib/exe/fetch.php?media=archi:td4-
seq.pdf
http://users.polytech.unice.fr/~fmuller/doc/ens/Peip2-SujetTP.pdf
http://ensa-mecatronique.e-monsite.com/medias/files/compteurs-cor.pdf
http://sebastien.bernard.free.fr/cours-tp-td-exo/TD-E-Logique-sequentielle-Fonction-Comptage.pdf
http://ressource.electron.free.fr/cours/Exercice_de_logique_sequentielle.pdf