Logique Séquentielle

LOGIQUE séquentielle

I- Compteurs intégrés asynchrones

1- Présentation
## brochage;
## symboles;
## modulo;
## table de fonctionnement;
## chronogramme.
2- Montage en cascade des compteurs intégrés décimaux
DU PROGRAMME

3- Montage en cascade des compteurs intégrés binaires

CONTENU

II- Compteurs/Décompteurs intégrés synchrones

1- Présentation
## brochage;
## symboles;
## modulo;
## table de fonctionnement; 30
## chronogramme;
## mode de commande. X1
2- Association en cascade asynchrones des compteurs
31 intégrés
KM2 T2
III- GRAFCET t2/31/30s
1- GRAFCETs synchronisés
32
2- Mise en équation
X2

))OS A21 - Identifier un compteur intégré à partir d’un système

ou de son dossier technique.
DU PROGRAMME
OBJECTIFS

))OS A22 - Mettre en oeuvre un compteur/décompteur à base de

circuits intégrés.

))OS A23 - Décrire le fonctionnement d’un système automatisé

à l’aide de GRAFCETS synchronisés.

))OS A24 - Mettre en équation des GRAFCETS synchronisés.

 Logique Séquentielle

Compteurs intégrés ASYNCHRONES

A. Mise en situation
Reprenons le schéma fonctionnel cité dans la mise en situation de la leçon dédié à
l’étude et à la mise en œuvre des circuits combinatoires et focalisant notre attention
sur la fonction (FP2).

Celle-ci a principalement pour rôle l’incrémentation d’un dispositif à chaque accès

d’un véhicule au parking (comptage) et la décrémentation de ce même dispositif
chaque fois qu’un véhicule quitte ce même parking (décomptage).

Les résultats des opérations précédentes sont présentés à la sortie de ce dispositif

qui n’est autre qu’un composant électronique appelé communément (compteur),
sous forme binaire ou sous forme BCD.

En fonction de leurs usages finaux,

ces dits résultats sont exploités par
la PC du système afin de gérer ce
dernier en générant les séquences
de commandes adéquates et fournir
les consignes nécessaires telles
que l’affichage du nombre de places
libres, l’affichage de l’information
(Parking complet), l’interdiction
d’accès au parking lorsque ce dernier
est complet ou en maintenance, etc…

Deux cas sont à distinguer :

## Dans le premier cas le résultat doit être déchiffrable par l’humain d’où sa pré-
sentation en format BCD.
## Dans le second cas le déchiffrage de l’information par l’humain, importe peu
donc le résultat peut être présenté en format binaire.
Dans tous les cas, on est appelé à chercher la solution adéquate du point de vue
conception, ergonomie, cout et mise en œuvre.

P
roblématique:
## Quels sont les différents types de compteurs asynchrones?
## Comment choisir tel ou tel type de compteurs ?
## Comment mettre en œuvre ces types de compteurs ?
## Comment associer en cascade des compteurs de même type ?

49
 Logique Séquentielle

B. Les Compteurs Asynchrones ou à propagation ou séries

I- Principe
Sous cette appellation, on distingue plusieurs variantes dont principalement les
compteurs binaires et les compteurs décimaux (BCD).
Dans ce type de structure, l’impulsion d’horloge est appliquée à la première bascule
(LSB).
Pour les autres bascules, l’entrée de l’horloge Hn de la bascule n est reliée à la
sortie de la bascule précédente n -1.
En plus de leur fonction comptage, ces circuits peuvent être utilisés en tant que
diviseur de fréquence.

II- Les compteurs binaires

1- Introduction
L’élément de base du compteur est la bascule qui peut être de type D ou JK,
montées en T.
Pour ce type de composants, au lieu de brancher des bascules discrètes pour
constituer le compteur / décompteur recherché, les bascules qui les constituent, sont
complètement encapsulées dans un même circuit intégré.

2- Exemples de références de compteurs binaires

Compteurs intégrés asynchrones

Technologie TTL 7493 - 74293 - 74393
Technologie CMOS 4020 - 4024 - 4040

3- Etude du circuit TTL 7493

a. Présentation
C’est un compteur binaire modulo 16 à deux étages, réalisé à partir de quatre
bascules JK actives sur front descendant.
Le premier étage (DIV 2) est un compteur modulo 2, d’horloge CKA et de sortie
QA. Le second (DIV 8) est un compteur modulo 8 d’horloge CKB et de sorties QB,
QC et QD.
Le schéma interne de ce compteur est donné par la figure suivante:

CKA QA CKB QB QC QD
(14) (12) (1) (9) (8) (11)

3
749 1L J
CLK
Q 1L J
CLK
Q 1L J
CLK
Q 1L J
CLK
Q

1L K R Q 1L K R Q 1L K R Q 1L K R Q

(2)
R0
(3)
R1 Fig. 2

50
 Logique Séquentielle

Avec la légende suivante:

## R0 et R1 : Entrées de remise à zéro asynchrone (R0 = R1 = 1).
## CKA : entrée d’horloge (DIV2).
## CKB : entrée d’horloge (DIV8).
## QDQCQBQA : sorties du compteur

b. Symbole et brochage
7493 7493
CTR
R0(1) 2 CTR
CKB 1 14 CKA 2
& R0(2) & CT=0
R0(1) 2 13 NC CT=0 3
3
R0(2) 3 12 QA
NC 4 11 QD 14 DIV2 12 CKA 14 + DIV2 12 QA
+
Vcc 5 10 GND 9 DIV8 0 9 QB
DIV8 0
NC 6 9 QB 8 CKB 1
+ 8 QC
1
+ CT
CT
NC 7 8 QC 11
2
11 QD
2
NC: no internal connection Vcc 5 - GND 10

74LS93: fmax=42 MHz et Imax=9 mA 7493: fmax=40 MHz et Imax=28 mA Fig.3

c. Table de fonctionnement
Entrées de remise à 0 Sorties
R0(1) R0(2) QA QB QC QD
1 1 0 0 0 0
0 1 Comptage
1 0 Comptage
0 0 Comptage

d. Mise en œuvre du circuit TTL (7493)

## 1er cas : câblage du 7493 en compteur à cycle complet (compteur de 0 à 15):
- relier la sortie QA à l’entrée d’horloge CKB,
- appliquer un niveau bas (0) sur les entrées de mise à zéro R0(1) et R0(2),
- appliquer le signal d’horloge à l’entrée d’horloge CKA,
- lire la valeur du compteur sur les broches QA, QB, QC et QD

R0(1) 2 CTR
R0(2) 3
& CT=0

CKA 14 DIV2 12 (QA: bit de poids faible ou LSB

+ QA (1)
H (LSB: Least Significant Bit)
DIV8 0
9 QB (2)
CKB 1 8
+ CT QC (4)
2 11
QD (8) (QD: bit de poids fort ou MSB
(MSB: Most Significant Bit)
(0,1,2,..........,15) Fig. 4
51
 Logique Séquentielle

## 2ème cas : câblage du circuit 7493 en compteur à cycle incomplet

Exemple: compteur Modulo 12 (de 0 à 11).
 Dans le 7493, la remise à zéro étant asynchrone, la combinaison à appliquer
pour recycler (mettre à zéro) notre compteur, doit être égale à la combinaison binaire
donnant la valeur qui suit directement la dernière valeur incluse dans l’intervalle de
comptage.

 Dans notre exemple le MODULO étant 12, le compteur compte de 0 à 11. Il

faut donc appliquer à R0(1) et R0(2) la combinaison donnant 12 à la sortie de notre
compteur.

 R0(1) et R0(2) étant actives au niveau haut. La combinaison donnant 12 à la

sortie étant (QD.QC.QB.QA). Un opérateur de type «AND» est nécessaire pour activer
les entrées de remise à zéro.

Deux possibilités sont à envisager :

R0(1) 2 R0(1) 2
RAZ RAZ CTR
R0(2) 3
& CT=0 R0(2) 3
& CT=0

CKA 14 + DIV2 12 QA (1) CKA 14 + DIV2 12 QA (1)

H QB (2) H QB (2)
DIV8 0
9 DIV8 0
9
CKB 1
+ 8 QC (4) CKB 1
+ 8 QC (4)
CT CT
2
11 QD (8) 2
11 QD (8)

Fig. 5 Fig. 6
Décodage partiel (prise en compte Décodage complet ou total (prise en compte
des sorties à 1 seulement). de tous les éléments de la combinaison).

 Chronogramme

RAZ

QA

QB

QC

QD
0 1 2 3 4 5 6 7 8 9 10 11 0 1 2
52
 Logique Séquentielle

4- Etude du circuit CMOS 4024

a. Présentation
## Compteur binaire 7 bits, 7 étages .
## Chaque sortie divise le signal d’entrée par 2n où n est l’indice de la sortie du
CD 4024. Comme il y a 7 sorties, la division maximale est de 27= 128.
## Ce compteur peut donc compter de 0 à 127.
## Incrémentation sur front descendant du signal d’horloge (broche 1).
## Remise à zéro asynchrone (broche 2 : RAZ), active sur un niveau HAUT.

b. Brochage et symbole

VDD 2 4 CTR7

D 40
clock 1 14
NC C
1
+ 0
12 Q0
reset 2 13 CP 2
CT=0 1 11 Q1
Q7 3 12 Q1 MR 2 9 Q2
Q6 4 11 Q2 CT 6 Q3
Q5
5 Q4
5 10 NC
VDD : de 3 à 15 V 4 Q5
Q4 6 9 Q3 6
3 Q6
VSS 7 8 NC fmax=2,5 MHz à 5 V
fmax=8 MHz à 10 V
Fig. 7

c. Mise en œuvre du circuit CMOS 4024

## 1er cas : câblage du 4024 en compteur à cycle complet (compteur de 0 à 127):
- appliquer le signal d’horloge à l’entrée d’horloge broche (1),
- désactiver l’entrée de remise à zéro. Broche (2) à la masse (niveau bas),
- récupérer le résultat sur les broches (12, 11, 9, 6, 5, 4 et 3).

D’où le schéma suivant :

CTR7
H 1
+
0
12 Q0 (LSB)
MR 2
CT=0
11 Q1
9 Q2
Compteur binaire modulo 128
CT 6 Q3
(0, 1, 2, ....................., 127)
5 Q4
4 Q5
3
6 Q6 (MSB)
CD 4024 Fig. 8
## 2ème cas : câblage du 4024 en compteur à cycle incomplet.
Vu les possibilités de ce type de circuit, ce dernier est très sollicité dans la division
de signaux logiques (division de fréquences).
Soit à restituer à sa sortie une fréquence de 10Hz pour une fréquence d’entrée
d’horloge de 60Hz.
53
 Logique Séquentielle

Pour ce faire on procède comme suit:

- calculer le modulo correspondant : 60 / 10 = 6;
- identifier les broches à utiliser pour la remise à zéro. L’entrée RESET doit être
activée par la combinaison donnant 6 à la sortie du compteur RESET asynchrone
(utilisation d’une porte AND);
- entrée d’horloge active sur niveau BAS.
D’où le schéma de cablâge correspondant:
CTR7
H 1 + 12
0
MR 2 CT=0 11
9 Q2 (÷ 6)
CT 6
U2 5
fH= 60 Hz
AND
4

6 3 f
fQ2= H =10 Hz)
6
4024
Fig. 9

Remarque
Puisque le modulo n’est pas égal à une puissance de 2, le signal obtenu à un
rapport cyclique différent de 50%.

5- Mise en cascade des compteurs binaires asynchrones

Pour augmenter la capacité de ces compteurs, on doit avoir recourt à leur mise en
cascade. Cette opération a pour fin d’augmenter le MODULO du compteur.
Cette mise en cascade peut être synchrone ou asynchrone.
Dans la suite de ce document on va s’intéresser à la mise en cascade asynchrone.
Dans ce cas de figure, le signal à compter est appliqué à l’entrée d’horloge du
compteur de plus faible poids.
L’horloge du circuit de rang (n) est pilotée par une sortie du circuit de rang (n-1).

Exemple: compteur modulo 48 avec deux compteurs 74293

Le fonctionnement des compteurs 7493 et 74293 est identique, seul le brochage
diffère.
RAZ
R0(1) 12 CTR R0(1) 12 CTR
R0(2) 13
& CT=0 R0(2) 13
& CT=0
7408

CKA 10 + DIV2 9
QA (1)
CKA 10 + DIV2 9
QA (16)
H
5 5
DIV8 0 QB (2) DIV8 0 QB (32)
CKB 11 4 CKB 11 4
+ CT QC (4) + CT QC (64)
2 8 QD (8) 2 8 QD (128)
Fig. 10
54
 Logique Séquentielle

III- Les compteurs décimaux BCD

1- Introduction
Pour une capacité donnée, le compteur binaire est plus compact, c’est à dire qu’il
nécessite le moins de bascules lors de sa conception.
Tant qu’il s’agit de mémoriser les résultats dans une mémoire d’ordinateur ou
système, c’est un très bon choix. Mais si l’on souhaite un résultat sous une forme
plus compréhensible pour l’utilisateur, on optera pour les compteurs BCD, souvent
appelés abusivement compteurs décimaux.

2- Exemples de références de compteurs BCD

Compteurs intégrés asynchrones
Technologie TTL 7490 – 74196 – 74197 - 74290
3- Principe
Le compteur BCD ou décimal est constitué par un ensemble de bascules groupées
par lot de 4. Chaque groupe indiquant un chiffre décimal.
Ce type de compteur est utilisé dans les appareils de mesure tels que les voltmètres,
les multimètres numériques ainsi que les fréquencemètres.

4- Etude du circuit TTL 7490

a. Présentation :
## Le 7490 est un compteur décimal (modulo 10) à deux étages.
## Le premier étage est un simple diviseur par deux d’horloge CKA et de sortie
QA, le second étage est un diviseur par cinq (modulo 5) d’horloge CKB et de
sorties QB, QC et QD.
## Il est possible de les utiliser séparément, ou de les réunir ensemble pour obtenir
un compteur BCD (modulo 10).

NB : Ce compteur est identique de point de vue brochage à son homologue binaire

7493, mais il possède en plus deux broches R9(1) et R9(2) qui, portées simultanément
à un niveau HAUT (1 logique), positionnent les sorties du compteur sur la valeur 9.

b. Brochage et symbole
Brochage Symbole
R0(1) 2
CTR
&
490
CKB 1 14 CKA R0(2) 3
CT=0
R0(1) 2 13 NC 7 R9(1) 6
& Z3
R9(2) 7
R0(2) 3 12 QA
NC 4 11 QD CKA 14
+ DIV2 12
QA (1)
3CT=1
Vcc 5 10 GND DIV5 0 9
QB (2)
R9(1) 6 9 QB 74LS90: fmax=42 MHz et Imax=9 mA CKB 1 8
+ CT QC (4)
R9(2) 7 8 QC 7490: fmax=30 MHz et Imax=30 mA 2 11 QD (8)
3CT=4

NC: no internal connection Fig. 11 Vcc 5 - GND 10

55
 Logique Séquentielle

c. Table de fonctionnement

R0(1) R0(2) R9(1) R9(2) QD QC QB QA

1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 Comptage
0 X 0 X Comptage
0 X X 0 Comptage
X 0 0 X Comptage

Les deux entrées R9(1) et R9(2) sont prioritaires sur les entrées de remise à zéro
R0(1) et R0(2).

d. Mise en œuvre du circuit TTL 7490

## 1er cas : câblage du 7490 en compteur à cycle complet (compteur de 0 à 9);
- relier la sortie QA à l’entrée d’horloge CKB;
- appliquer un niveau BAS (0) sur les entrées de mise à zéro R0(1) et R0(2);
- appliquer un niveau BAS (0) sur les entrées de mise à 9 R9(1) et R9(2);
- appliquer le signal d’horloge (H) à l’entrée d’horloge CKA;
- lire la valeur du comptage sur les broches QA, QB, QC et QD.

D’où le schéma de câblage suivant:

R0(1) 2
CTR COMPTEUR MODULO 10
R0(2) 3 & CT=0
R9(1) 6 Décodeur Afficheur
R9(2) 7 & Z3 BCD/7SEG Vcc
7x220Ω
7 A QA 13
12
CKA 14
+ DIV2 12 QA 1 B QB
11
2 QC
H 3CT=1 C
QD 10
6
DIV5 0 9 QB D
QE
9
Vcc 4 14
CKB 1 CT 8 QC 5
BI/RBO QF
+ RBI QG 15

2 11 QD 3 Dp
3CT=4
LT
R (NC)

7447 Fig. 12

## 2ème cas : câblage du circuit 7490 en compteur à cycle incomplet (exemple

câblage en compteur modulo 6).
La procédure demeure la même que pour le circuit 7493 tout en veillant au niveau
à appliquer sur les broches R9(1) et R9(2) qui doivent être portées à un niveau bas
(0) pour les désactiver.
56
 Logique Séquentielle

D’où le schéma de câblage correspondant: compteur modulo 6

R0(1) 2 RAZ
R0(2) 3 & CT=0 CTR
R9(1) 6 Décodeur Afficheur
R9(2) 7 & Z3 7408 BCD/7SEG Vcc
7x220Ω
7 A 13
QA
12
CKA 14
+ DIV2 12 QA 1 B QB
11
2
H 3CT=1 C QC
10
6 QD
DIV5 0 9 QB D 9
Vcc 4 QE
BI/RBO 14
CKB 1 CT 8 QC 5
QF
15
+ RBI QG
2 11 QD 3
LT R Dp
3CT=4 (NC)
7447 Fig. 13

 Chronogramme
RAZ

QA

QB

QC

QD
0 1 2 3 4 5 0 1 2 3 4 5 0 Fig. 14

5- Mise en cascade des compteurs BCD asynchrones

Chaque fois qu’on doit compter les impulsions et afficher le résultat en numération
décimale, on utilise des compteurs BCD. Or un seul compteur BCD peut compter de
0 à 9 et ensuite être recyclé à 0. Pour compter des valeurs décimales plus grandes,
on peut monter en cascade des compteurs BCD comme l’indique la figure 15. Le
fonctionnement de ce montage est le suivant:
 Au début, tous les compteurs sont initialisés à 0. Donc le nombre décimal affiché
est 000.
 A mesure qu’arrivent des impulsions, le compteur BCD des unités s’incrémente
de 1 à chaque impulsion. Après 9 impulsions, les compteurs des dizaines et des
centaines sont toujours à 0 et le compteur des unités est à 9 (1001). Donc, le nombre
affiché est 009.
 A la dixième impulsion d’entrée, le compteur des unités est recyclé à 0, entraînant
le passage de 1 à 0 de la sortie QD de la bascule D. Cette transition agit comme
signal d’horloge pour le compteur des dizaines qui est incrémenté. Ainsi après 10
impulsions, la valeur décimale affichée est 010.
57
 Logique Séquentielle

 à mesure qu’arrivent d’autres impulsions, le compteur des unités est incrémenté

à chaque impulsion et chaque fois qu’il est recyclé à 0, le compteur des dizaines
augmente de 1. Donc après 99 impulsions, le compteur des dizaines est à 9 tout
comme celui des unités. Le nombre affiché est 099.
 à la centième impulsion, le compteur des unités est recyclé à zéro ce qui entraîne
également le recyclage du compteur des dizaines à 0. La sortie QD de la bascule D
du compteur des dizaines effectue une transition de 1 à 0 qui agit comme signal
d’horloge pour le compteur des centaines et provoque son incrémentation. Ainsi
après 100 impulsions, on lit le chiffre décimal 100.
 Ce processus se poursuit jusqu’à la 999ème impulsion. à la 1000ème impulsion,
tous les compteurs sont recyclés à 0.
On voit facilement qu’un tel montage peut être modifié pour représenter le nombre
de chiffres décimaux que nous voulons en ajoutant de nouveaux étages avec leur
décodeur et leur afficheur. En général, il nous faut un compteur BCD par chiffre
décimal.

à titre d’information, mentionnons que les compteurs BCD de la figure 15 peuvent

être soit des circuits intégrés 7493 câblés pour réaliser des compteurs MODULO 10,
soit des compteurs BCD intégrés comme le 7490.
Centaines Dizaines Unités

COMPTEUR BCD COMPTEUR BCD COMPTEUR BCD Horloge

QD QC QB QA QD QC QB QA QD QC QB QA

Décodeur/afficheur Décodeur/afficheur Décodeur/afficheur

Fig. 15

6- Inconvénients et avantages des compteurs asynchrones

Les compteurs asynchrones sont assez lents car les temps de propagation des
bascules s’ajoutent.
La propagation des signaux de déclenchement des bascules provoque des états
transitoires qui sont indésirables quand ils sont présents durant un temps non
négligeable.
Par contre, la conception de ces compteurs est très simple et les liaisons entre les
bascules sont peu nombreuses.
Ce type de compteurs est déconseillé dans les applications comptant des
évènements hautes fréquences (en particulier lorsque le cumul du temps de
propagation dépasse la période de l’évènement à compter).
58
 Logique Séquentielle

C. Résumé

## Un compteur est un circuit séquentiel comportant n bascules

décrivant au rythme d‘une horloge un cycle de comptage
régulier ou quelconque d’un maximum de 2n combinaisons.

## Dans un compteur binaire chaque bascule divise par deux la

fréquence d’horloge qui alimente son entrée CLK, avec ce genre de
circuit, on peut diviser la fréquence initiale par n’importe quelle
puissance de 2.

## Le modulo d’un compteur est le nombre d’états occupés par ce

dernier pendant un cycle complet. Le modulo maximal d’un compteur à
n bits (n bascules) est 2n.

## Les diviseurs de fréquence sont des compteurs dont toutes les

sorties ne sont pas utilisées. La division de fréquence dépendra de la
sortie utilisée.

## La remise à zéro peut être synchrone ou asynchrone. Dans le cas

d’une RAZ asynchrone, la combinaison à appliquer à l’entrée ou aux
entrées de remise à zéro est celle correspondante à la valeur immé-
diatement supérieure à la dernière valeur incluse dans l’intervalle de
comptage.

## Lorsqu’un compteur compte en ordre croissant et qu’on veut

l’arrêter, on peut faire un décodage partiel (recherche de la combi-
naison de la RESET), en ne tenant compte que des sorties qui sont à 1.

## Le 7490 est composé d’un diviseur par 2 et d’un diviseur par 5. Par
mise en cascade, il permet une division par 10.
Le cycle à 10 positions est différent suivant l’ordre de la mise en
cascade (QA relié à horloge B ou QD relié à l’horloge A).

## Le cycle ayant un rapport cyclique de 0,5 est appelé Bi-quinaire et

l’autre est appelé comptage BCD. Il comprend d’autre part une entrée
de forçage à 0 et une entrée de forçage à 9.

59
 Logique Séquentielle

D. évaluation
I- Contrôle de connaissances

1- Qu’est-ce qui cadence la vitesse à laquelle compte un compteur ?

2- Quelle est la différence entre un compteur binaire et un compteur BCD ?

3- Que signifie le libellé «DIV16» dans un symbole de compteur ?

4- Les compteurs binaires sont à base d’opérateurs logiques:

a. combinatoires ?
b. séquentiels ?

5- Un compteur asynchrone est constitué

a. d’un ensemble de bascules synchrones ?
b. d’un ensemble de bascules asynchrones ?

6- Un circuit qui compte de 10 à 26 est un compteur

a. modulo 26 ?
b. modulo 16 ?
c. modulo 17 ?

II- Exercices résolus

Exercice n°1
Soit le montage suivant:

R0(1) 2 CTR
R
R0(2) 3
& CT=0

CKA 14 + DIV2 12
QA
H
DIV8 9 QB D
0
CKB 1
+ CT
8
QC
2 11
QD
7493
Fig. 16

1- Pour quelle(s) valeur(s) du comptage la diode LED D s’allume-t-elle ? justifier

votre réponse.

2- Quelle(s) modification(s) doit-on apporter au schéma précédent pour que la LED

s’allume à la valeur 5 uniquement en gardant toujours le même modulo (16) ?
60
 Logique Séquentielle

Exercice n°2
soit le montage suivant:
R0(1) 12
R0(2) 13 & CTR
CT=0
R9(1) 1
R9(2) 3 & Z3

CKA 10
+ DIV2 9 QA
3CT=1
DIV5 0 5 QB (1)
CKB 11 CT 4 QC (2)
+
H QD (4)
3CT=4
2 8
Fig. 17
74290

1- Quel est le modulo de ce compteur ?

2- Noter les sorties effectives de ce compteur dans l’ordre (LSB vers MSB) ?
3- Quelle(s) modification(s) doit-on apporter au schéma précédent pour concevoir
un compteur modulo 9 comptant de 0 à 8 en utilisant un décodage complet?
4- Peut-on appliquer un décodage partiel pour remettre à zéro ce compteur ?

III- Exercices à résoudre

Exercice n°1
Représenter un compteur modulo 6 à base du circuit 7493.
Proposer deux solutions différentes.

Exercice n°2
Utiliser deux circuits 7490 pour concevoir un compteur comptant de 0 à 59.
1- Quel est le modulo de ce compteur ?
2- Dans quelle application type peut-on utiliser ce type de compteur ?

Exercice n°3
Représenter le schéma de câblage à base de compteurs donnant un signal de
20 KHz à partir d’une onde logique de 2,8 MHz.

Exercice n°4
soit le montage suivant:

CKA
10 KHz
74293
CKB

R02 R01 QD QC QB QA

Fig. 18

61
 Logique Séquentielle

1- Quel est le modulo de ce compteur ?

2- La fréquence d’entrée est de 10 KHz, quelle sera la fréquence de la sortie QD ?
3- Quelle(s) modification(s) doit-on apporter au schéma précédent et que doit-on
ajouter pour obtenir un compteur modulo (14) ?

Exercice n°5

Soit le circuit suivant :

R0(1) 2
R0(2) 3
CTR
& CT=0
R9(1) 6 Décodeur Afficheur
R9(2) 7 & Z3 BCD/7SEG Vcc
7x220Ω
7 A QA 13
CKA 14
+ DIV2 12 QA 1 B QB 12
2 11
H 3CT=1 C QC
10
6 QD
DIV5 0 9 QB D 9
Vcc 4 QE
CKB 1 CT 8 QC 5
BI/RBO QF 14
+ RBI QG 15

2 11 QD 3 Dp
3CT=4
LT
R (NC)
7447

1- Quel est le modulo de ce compteur ?

2- Quelles sont les valeurs dénombrées par ce compteur ?
3- Quel est la nature des entrées CKA et CKB ?
4- Tracer le chronogramme relatif à ce compteur.

Exercice n°6
Soit le circuit suivant :

R0(1) 2 R0(1) 2
R0(2) & CTR R0(2) 3 & CTR
3
CT=0 CT=0
R9(1) 6 R9(1) 6
R9(2) 7 & Z3 R9(2) 7 & Z3

CKA 14 QA CKA 14
+ DIV2
QA
+ DIV2 12 12
H 3CT=1 3CT=1
DIV5 0 9 QB DIV5 0 9 QB
CKB 1 CT 8 QC CKB 1 CT 8 QC
+ +
2 11 QD 2 11 QD
3CT=4 3CT=4

1- Quel est le modulo de ce compteur ?

2- Quel est l’intervalle des valeurs dénombrées par ce compteur ?
3- Quel est le rôle des entrées R0(i) ?
4- Quel est le rôle des entrées R9(i) ?
62
 Logique Séquentielle

IV- Correction des exercices

Exercice n°1

1- La LED D s’allume pour les valeurs suivantes : 5, 7, D et F. C’est-à-dire chaque

fois que Q A est à 1 et QC est à 1, car on n’a pas d’autres mise à zéro du compteur
sauf celle provoquée par le modulo de ce dernier (les deux broches de remise à
zéro sont constamment dans un niveau bas).

2- Pour respecter la contrainte (modulo), la seule solution consiste à alimenter la

diode en tenant compte des différentes sorties c’est-à-dire appliquer un décodage
complet de la dite combinaison et non pas un décodage partiel.
D’où le nouveau schéma de câblage.

R0(1) 2 CTR
& CT=0 R
R0(2) 3

CKA 14 + DIV2 12
QA
H
DIV8 9 QB D
0
CKB 1
+ CT
8
QC
2 11
QD
7493
Fig. 19

Exercice n°2

1- Compteur modulo 5 ou DIV 5.

2- Q A, QB et QC.
3- Mode opératoire:
## relier l’horloge à CKA;
## relier QD à CKB;
## appliquer un décodage complet sur la combinaison donnant 9 à la sortie,
## appliquer la dite combinaison sur les entrées R0(1) et R0(2).

4- Oui, étant donné que Q D et Q A prennent pour la première fois la valeur 1.

63