Avaliação Final de Eletrônica Digital NOTA

Data:
Profº.

Aluno: Nº Série:

Caro Aluno,

Antes de iniciar a prova faça uma leitura geral do texto. Caso tenha alguma dúvida, esclareça com seu professor somente nos
15 minutos iniciais da prova. Não é permitido o uso de objetos que auxilie os cálculos. Use caneta esferográfica azul ou preta.
Respostas a lápis não serão consideradas. O prazo para revisão da correção da prova é de 48 h após o recebimento do
documento corrigido. Procure a Secretaria, com a prova em mãos e preencha o requerimento para a revisão. Lembre-se: não é
permitido “colar”. Mantenha a calma e boa prova!

1. Projete um contador síncrono que tenha a seguinte seqüência: 0000, 0010, 0100, 0110, 1000, 1010 e repete.

2. Projete um contador síncrono que tenha a seguinte seqüência: 000 até 111.

3. Use flip-flops J-K e quaisquer outros dispositivos lógicos necessários para construir um contador assíncrono módulo 24 crescente.

4. Use flip-flop J-K e quaisquer outros dispositivos lógicos para construir um contador assíncrono módulo 60. Use o procedimento para
projeto do contador assíncrono. Apresente entradas de controle para as funções de RESET e STOP.

5. Projete um contador síncrono que tenha a seguinte seqüência: 0000 até 1001.

6. Um FF D gatilhado pode ser colocado em operação no modo comutado através das conexões mostradas na figura abaixo.
Assuma Q = 0 inicialmente, e determine a forma de onda de Q. Sincronizar a forma de onda da saída com o clock.

7. O circuito da figura pode ser usado para gerar dois sinais de clock, não-sobrepostos e na freqüência. Tais sinais são utilizados em algum
tipo de processador que necessite de quatro transições para sincronizar suas operações. Obtenha a forma de onda dos sinais CP1 e
CP2, em resposta a uma entrada de clock de 1 MHZ de freqüência. Observação, sincronizar os sinais CP1 e CP2 com o clock.

8. Projete um contador síncrono que tenha a seguinte seqüência: 000 até 111.(2,5).

9. Use flip-flops J-K e quaisquer outros dispositivos lógicos necessários para construir um contador assíncrono módulo 12 crescente.

10. Faça o projeto de um contador de “Ripples” com módulo 8 decrescente usando flip-flops tipo “JK” gatilháveis nas subidas.

11. Usando 2 Flip-Flops tipo JK, projete um contador síncrono que siga a seguinte seqüência:

(00) -> (11) -> (01) -> (10) -> (11).

12. Considere um flip-flop JK, CLK ativo por flanco negativo e as formas de onda representadas no seguinte diagrama temporal, para as
entradas relevantes do flip-flop. A saída Q encontra-se inicialmente a ‘0’. Complete o diagrama temporal.

13. Projete um circuito usando Flipflops tipo D que conte na segunte seqüência:
(000) -> (101) -> (110) -> (001) -> (011) -> (000) ...
Considera-se que os estados (010), (100) e (111) nunca acontecem.
Os estados mostram o valor das saídas (Q2, Q1, Q0).

14. Considere o circuito apresentado na figura utilizando flip-flops sensíveis ao flanco ascendente de relógio. Complete o diagrama temporal:

Figure 4: Circuito com flip-flops tipo D

15. No seguinte circuito, quando X=0 qual é o estado (ordem Q1Q0) que se segue ao ‘00’?

16. Projete um contador síncrono de modulo 5 com a seguinte contagem:

17. Projetar um contador que execute a seguinte contagem (Código Gray): 000  001  011  010  110 
111  101  100  000 e repete.

18. Um contador possui a seguinte seqüência de contagem: 000  001  011  111  110  100  000 e
repete. Projetar esse contador.
19. Verifique a forma de onda da saída Q do flip-flop do circuito abaixo:

20. O circuito abaixo mostra um bloco que contém um flip-flop cujas entradas A e B possuem as formas de onda
mostradas na figura abaixo. Determine as formas de onda da saída Q sabendo que o flip-flop é:
a) Um FF J-K com transição positiva de clock;
b) Um FF D com transição positiva de clock. A entrada A corresponde à entrada D do FF e a entrada B não
está conectada.

21. Considere o circuito abaixo, monte sua tabela verdade:

22. Considere o circuito seqüencial representado na figura. Qual o estado que se segue ao estado 01 (Q0=0;
Q1=1) quando E=1?

23. Projete um contador síncrono que execute a seguinte seqüência: 00, 01, 10, 00, ... (0, 1, 2, 0, ...). Faça o
projeto, primeiramente use flip-flop JK e depois com flip-flop tipo D.

24. Considere o seguinte circuito: Monte sua tabela verdade para mostrar que este latch funciona como um latch
do tipo D e complete o diagrama temporal mostrado abaixo:

25. Considere o seguinte circuito:

Tendo em conta que ambos os flip-flops se encontram inicialmente no estado “0”, elabore um diagrama temporal
que mostre a evolução das saídas Q0 e Q1 ao longo de 5 ciclos do sinal de relógio CLK.
 Considerando o circuito da figura a seguir, preencha a tabela com a sequência de estados pelos quais este circuito passa:

Ciclo Q2 Q1 Q0
0 0 0 0
1
2
3
4
5

26. As formas de onda da figura abaixo são aplicadas nas entradas de latch construído com portas NAND. Assuma inicialmente Q = 0, e a
partir daí determine a forma de onda de Q e Q.

Q
_
Q

27. Desenhe um latch RS disparável e apresente sua tabela-verdade.

28. Desenhe um latch RS disparável com portas NAND e apresente sua tabela-verdade.

29. Desenhe um latch D transparente com portas NAND e monte sua tabela-verdade.

30. Determine a forma de onda da saída Q do FF da figura abaixo, assuma Q inicialmente zero.

31. Um FF D muitas vezes é usado para retardar um sinal digital, de forma que a informação contida neste sinal só apareça na saída após
decorrido um certo intervalo de tempo do instante em que tal sinal foi aplicado à entrada D. Determine a forma de saída do FF da figura
abaixo.

Q
32. Determine a forma de onda da saída Q do FF da figura abaixo, assuma Q inicialmente em zero e lembre-se de que as entradas assíncronas
prevalecem em relação às demais.(0,5).

33. Suponha que as formas de onda da figura abaixo estão conectadas ao circuito. Considere que inicialmente Q = 0, determine a forma de
onda de Q.

34. Determine a forma de onda da saída Q do FF da figura abaixo, assuma Q inicialmente zero.

35. Desenhe o diagrama lógico para um flip-flop mestre escravo D disparado por borda positiva com entradas CLR e PR ativas-baixas. Use
portas NAND.

36. Desenhe um flip-flop JK usando portas NAND, explique seu funcionamento e apresente a sua tabela-verdade.
37. Dado o flip flop da figura abaixo, desenhe a forma de onda da saída Q , a partir das formas de onda mostradas.

38. Desenhar a saída Q para um flip flop SR disparável por transição positiva , construído com portas NAND, a partir das formas de onda
mostradas na figura abaixo, adote inicialmente Q = 0.
39. Assuma que D é mantido ALTO e Q inicialmente BAIXO. Determine a forma de onda da saída Q, quando as formas de onda relativas aos
sinais são aplicadas ao flip-flop da figura abaixo.

40. [2009] Para responder às questões 1 e 2 seguintes, considere o CIRCUITO, abaixo, onde FF é a sigla de Flip-Flop. Nesse circuito, a
entrada CLK de FF1 recebe um trem de pulsos de freqüência 40 kHz, as entradas J e K de todos os Flip-Flops estão ligadas ao nível
lógico 1, a saída é a seqüência binária QFF4QFF3QFF2QFF1 e, no seu estado inicial, representa o número Hexadecimal 0h .

41. [2009] A freqüência do sinal na saída 1Q de FF3 (QFF3) é:

a) 5 kHz
b) 10 kHz
c) 20 kHz
d) 40 kHz
e) 160 kHz

42. [2009] A partir do estado inicial, após a entrada CLK de FF1 receber 17 pulsos, o número hexadecimal representado pela seqüência
binária QFF4QFF3QFF2QFF1 é:
a) 3h
b) 4h
c) 2h
d) Ch
e) Dh

43. O circuito corresponde a um contador de Módulo:

a) 16
b) 15
c) 14
d) 13
e) 12
44. [2009] Projete um circuito usando Flipflops tipo JK que conte na segunte seqüência:
(000) -> (100) -> (110) -> (001) -> (011) -> (000) ... Considera-se que os estados (010), (101) e (111) nunca acontecem. Os estados mostram o valor das
saídas (Q2, Q1, Q0).

45. [2009] Determine a seqüência CORRETA de contagem do contador síncrono abaixo. Considere, inicialmente, todas as saídas em nível
baixo.

46. [1,0 ponto] Projete um circuito usando Flipflops tipo JK que conte na segunte seqüência:
(000) -> (101) -> (110) -> (001) -> (011) -> (000) ...

Considera-se que os estados (100) e (111) nunca acontecem.

Os estados mostram o valor das saídas (Q2, Q1, Q0).

47. [1,0 ponto] Implemente a seqüência: 3, 7, 1, 0 , 2, 4, 5 e 6. (com representações em binário) utilizando circuitos contadores
síncronos com flip-flops tipo “D” gatilháveis nas descidas do sinal de clock.

48. [2009] O diagrama da figura a seguir representa:

a) Um divisor de freqüências.
b) Um circuito somador de 4 bits.
c) Um registrador de deslocamento.
d) Um contador binário síncrono crescente.
e) Um contador binário assíncrono crescente

49. Quais seriam as formas de onda da saída do registrador de deslocamento da figura abaixo se o número 9 fosse deslocado para dentro do
registrador.
50. Um registrador de deslocamento de três bits é conectado como mostra a figura abaixo. Após quantos pulsos de clock, o
conteúdo do registrador retorna a 000? Considere a saída inicial QAQBQC = 000. Faça a tabela Verdade mostrando a saída Q
a cada pulso do clock.

51. [2,0 pontos] Projete um contador síncrono que execute a seguinte seqüência: 00, 01, 10, 00, ... (0, 1, 2, 0, ...). Faça o
projeto, primeiramente use flip-flop JK e depois com flip-flop tipo D.

52. [1,0 ponto] Considere o seguinte circuito:

a) Complete a seguinte tabela, supondo que às entradas A, B e C é apresentada a sequência de valores lógicos, tenha
em conta que podem existir situações que não consegue prever teoricamente.

b) A este circuito corresponde um dos latches estudados. Qual?

53. [1,0 ponto] Projete um circuito usando Flipflops tipo D que conte na segunte seqüência:
(000) -> (101) -> (110) -> (001) -> (011) -> (000) ...
Considera-se que os estados (010), (100) e (111) nunca acontecem.
Os estados mostram o valor das saídas (Q2, Q1, Q0).

54. [1,0 ponto] Projete um contador binário irregular que siga a seqüência 1-2-5-7-1-…. Utilize flip-flops J-K.

55. [1,0 ponto] Com Flip-Flops JK, projete um contador de Módulo 6 cuja seqüência de estados seja a seguinte:

0 0 1 - 0 0 0 - 1 0 0 - 1 1 0 - 1 0 1 - 0 1 1 – Início.

56. [3,0 pontos] Desenvolva o projeto de um contador síncrono que usa a seqüência indicada utilizando flip-flops de tipo: FF-D
com seqüência 0-1-3-5-8-9-11-12-15-0.
57. [2,0 pontos] Considere a seguinte figura:

a) Determine a seqüência lógica em EP2, EP1 e EP0, partindo da situação EP2=EP1=EP0=0.

b) Apresente um circuito seqüencial baseado em flip-flops D e circuitos SSI,que realize a seqüência que determinou na
alínea anterior e que passe ao estado inicial EP2=EP1=EP0=0 sempre que entre num estado que não faça parte da
referida seqüência.

58. Traçar as formas de onda para as saídas do flip-flop que segue, a partir das formas de onda fornecidas.

59. [2,0 pontos] Complete a forma de onda, a seguir, de um flipflop mestre – escravo disparado por borda negativa. Inicializar
com Q = 0.

Clock

Q
60. [1,0 ponto] Considerando que as saídas Q1 e Q0 do contador apresentado estão em RESET, determine a sua seqüência
de estados ilustrando com o respectivo diagrama temporal.

61. Considere o seguinte contador:

Descreva a seqüência de estados por ele efetuada desde que parte do estado Q2Q1Q0 = 011 até completar um ciclo.
Para o efeito recorra a um diagrama temporal no qual, como é óbvio, devem aparecer as variáveis CLOCK, Q2, Q1 e
Q0.