Ejercicios 9 0304 PDF

Universidad Rey Juan Carlos Ingeniera Tcnica en Informtica de Sistemas
Estructura y Tecnologa de Computadores
HOJA DE PROBLEMAS 9: CIRCUITOS COMBINACIONALES ESTNDARES 1. Escribir la tabla de verdad para un circuito que realice la suma de dos nmeros, A y B, de un slo dgito cada uno (CIRCUITO SEMISUMADOR). Hallar la funcin lgica que realiza el dibujo y dibujarlo 2. Considerar un circuito lgico con tres entradas A,B y C y una salida, que da un 1 si dos o tres entradas son 1 (CIRCUITO LGICO MAYORA). Se pide: a)- Tabla de verdad. b)- Determinar Y(A,B,C) y demostrar que se puede escribir: Y=AB+BC+AC. c)- Implementar un circuito para la funcin Y a partir de puertas NAND solamente o puertas OR solamente. 3. Establecer la tabla de verdad para la operacin de substraccin de dos dgitos binarios A y B, y dar el correspondiente circuito de puertas lgicas, que ejecute dicha operacin. (CIRCUITO SEMIRRESTADOR). 4. Encontrar la expresin para la funcin lgica que especifica un comparador para palabras de entrada de dos bits, de tal forma que la salida sea 1 si y slo si X Y. Utilizar las funciones lgicas de un comparador de dos palabras de 1 bit. 5. Disear e implementar un circuito combinacional que realice una suma binaria de dos nmeros de dos bits con acarreo de entrada. a)-Se deben obtener las expresiones de conmutacin en dos niveles AND-OR, realizando las simplificaciones con mapas de Karnaugh. b)- Realizarlo en configuracin tipo cascada con Sumadores Completos. c)- Implementar el circuito con dos niveles de multiplexores de 8:1. 6. A partir de ejercicio anterior, disear un circuito sumador de dos nmeros, A y B, de cuatro dgitos cada uno.(SUMADOR COMPLETO). 7. Dado el mdulo combinacional de la figura se pide dibujar la forma de onda de la seal de salida para un multiplexor de 4 a 1.
x1
1 0
Enable
x0
MUX
x2 n-1
2n-1 n-1 0
sn-1
s0
8. Dada la siguiente funcin lgica:

f(x, y, z, w) =x y z w + x z ( y w + y z ) + x (y w + z w ) + x (y + z)
a) b) c) d)
Hallar su expresin en forma de suma de minterms. Simplificar al mximo la expresin anterior de la forma ms conveniente. Materializar el sistema nicamente con puertas NAND e inversores. Materializar el sistema mediante un multiplexor de 8 a 1 y el menor nmero de puertas. e) Materializar el sistema mediante un multiplexor de 4 a 1 y el menor nmero de puertas. f) Materializar el sistema mediante una PLA de 3 entradas y 1 salida, y el menor nmero de puertas. 9. Dado el siguiente circuito combinacional:
A B C D
10. Analizarlo e indicar cul es la funcin lgica que implementa, simplificndola al mximo. 11. Materializar un circuito equivalente al anterior mediante un decodificador de 2 a 4 y las puertas lgicas necesarias. Se valorar la sencillez del circuito resultante. 12. Dado el mdulo combinacional de la figura se pide dibujar las formas de onda de las seales de salida para un codificador sin prioridad de 8 a 3.
Enable
E x1
1
CODIFICADOR
x2n-1
2n-1
x0
0 1
y0 y1 yn-1
n-1
Activo
13. Disear un circuito combinacional que reciba como entrada un nmero de cuatro bits en binario puro B = b3b2b1b0 , y que devuelva dos salidas Y y Z: Y=1 cuando B es mltiplo de 3, Y=0 en caso contrario. Z=1 cuando B es mltiplo de 5, Z=0 en caso contrario. IMPORTANTE: Para el diseo se permitir utilizar nicamente un decodificador de 4 entradas de datos activas por nivel alto y 16 salidas activas por nivel bajo y seal de habilitacin activa por nivel bajo, ms dos puertas NAND con tantas entradas cada una de ellas como sea preciso. 14. Dado el mdulo combinacional de la figura se pide dibujar las formas de onda de las seales de salida para un decodificador de 2 a 4 y escribir sus ecuaciones de conmutacin.
x0 x1 xn-1
0 1
Enable
DECODIFICADOR
y0 y1
n-1
2n-1
15. Para el sistema combinacional de 5 entradas F(E,A,B,C,D) mostrado a la derecha se pide responder a lo siguiente: Analizar el esquema generando la tabla de conmutacin o de verdad del sistema. Realizar la simulacin del esquema generando la forma de onda de la salida F sobre la figura situada debajo.
y2 n-1
16. A los lados de un ro hay un hombre (H), un lobo (L), una oveja (V) y una col (C). El hombre no est hambriento, luego no tiene la menor intencin de comer nada, pero adems tampoco permite que ninguno de los dems coma. El lobo y la oveja s que estn hambrientos, pero el lobo (exclusivamente carnvoro) no podr comerse a la oveja si el hombre est en su misma orilla y lo mismo le suceder a la oveja (exclusivamente vegetariana) con la col. Se pide: a) Hallar la tabla de verdad de la funcin Fc(H,L,V,C) sabiendo que debe valer 1 si alguien ha comido a alguien o a algo y 0 en caso contrario. Sugerencia: codificar las variables con 1 para la orilla izquierda y 0 para la derecha. b) Expresar la funcin en forma de producto de maxterms. c) Simplicar la funcin dejndola en forma de producto de sumas con variables simples, utilizando el mtodo ms conveniente. d) Materializar la funcin empleando nicamente puertas NOR (de dos o ms entradas) e inversores. e) Materializar la funcin mediante un multiplexor de 8 entradas de datos, una salida y 3 seales de seleccin. f) Materializar la funcin mediante un decodificador de 4 a 16 y puertas lgicas. 17. Se quiere disear un circuito combinacional que reciba como entrada un nmero X(x3,x2,x1,x0) de 4 bits en binario puro, y que proporcione dos funciones de salida f1 y f2 tales que: f1 devuelva un 1 cuando X sea mltiplo de 4 de 5, y un 0 en caso contrario (se supone que X=0 es mltiplo de cualquier nmero). f2 devuelva un 1 cuando X tenga al menos dos bits a uno seguidos, y un 0 en caso contrario. Se pide lo siguiente: a) Hallar la tabla de verdad de la funcin. b) Expresar ambas funciones en forma de suma de minterms. c) Simplificar ambas funciones de la forma ms conveniente. d) Materializar ambas funciones en un nico circuito mediante puertas NAND (de dos ms entradas) e inversores. e) Materializar ambas funciones mediante una nica PLA de 4 entradas y dos salidas, especificando el nmero de productos y sumas y sus conexiones internas. f) Materializar ambas funciones con multiplexores y el menor nmero posible de puertas lgicas bsicas, seleccionando adecuadamente el nmero de entradas de datos y de seleccin de los multiplexores.
18. Dado el siguiente circuito

A
D '0'
00 01
ACT
f 10 '1' 11
s1
s0
'1'
00 01
ACT
'0'
10 11
s1
s0
a) b) c) d)
Indicar la funcin lgica realizada por el circuito. Construir la tabla de verdad de la funcin. Simplificar la funcin por el mtodo de Karnaugh. Utilizando el criterio de lgica mixta, dibujar un circuito que realice la funcin anterior, empleando nicamente puertas NAND de dos entradas.
19. Utilizando los bloques combinacionales estndares y las puertas lgicas necesarias, disear un circuito que, dados dos nmeros de cuatro bits A y B en binario sin signo, proporcione a la salida el mximo de ambos. 20. Se pretende disear un restador de dos nmeros de dos bits A (A1A0) y B (B1B0) dados en binario puro. El circuito tendr tres salidas: el resultado de dos bits R (R1R0) y el acarreo deudor de salida Cs. Para implementarlo se cuenta nicamente con puertas NAND de dos o tres entradas y puertas NOT. Se pide: a) Hacer tabla de verdad para los tres bits de salida Cs, R1 y R0. b) Simplificar al mximo las tres funciones por el mtodo ms conveniente. c) Implementar el circuito con las tres salidas utilizando las puertas mencionadas. d) Si se quisiera disear el circuito con una PLA y sin usar ninguna puerta lgica adicional, cul es el nmero mnimo de entradas, productos, sumas y salidas con que debera contar dicha PLA?
21. Utilizando los circuitos combinacionales estndares y las puertas lgicas que sean necesarias, disear un circuito combinacional que genere 4 bits de salida (S0 - S3), a partir de 6 bits de entrada (E-1 - E4), desplazndoles segn los valores que toman las entradas de control M0 y M1: M0 0 0 1 1 M1 0 1 0 1 Operacin Desplazamiento lgico a la derecha Desplazamiento lgico-aritmtico a la izquierda Desplazamiento aritmtico a la derecha Rotacin a la derecha
NOTA: Se recuerda que en la rotacin el bit que se introduce es el mismo que rebosa al rotar, y que mientras en el desplazamiento lgico a la derecha se introducen ceros, en el aritmtico se replica el bit de signo. 22. Analizar el circuito de la figura, e indicar qu operacin realiza.
A
4 4
COMPARADOR
A>B A=B A<B
A B
4
Cout
Sumador 4 bits
Cin
A
4 4
1 S
4 multiplexores de 4 a 1

Ejercicios 9 0304 PDF

Cargado por

Copyright:

Formatos disponibles

Ejercicios 9 0304 PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Ejercicios 9 0304 PDF

Cargado por

Copyright:

Formatos disponibles

Universidad Rey Juan Carlos Ingeniera Tcnica en Informtica de Sistemas

Estructura y Tecnologa de Computadores

8. Dada la siguiente funcin lgica:

18. Dado el siguiente circuito

A>B A=B A<B

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.