LABORATORIO 1 SISTEMAS DIGITALES II

Transferencia de Datos Entre Registros

Polanco Hctor (0810058), Burbano Manuel (0825517), Estudiantes de Pregrado Ingeniera Electrnica Universidad Del Valle.
AbstractEn este documento se muestra el funcionamiento de algunos circuitos principales o elementos de memoria como latches, flip-flops y registros, as como tambin el correcto manejo de las seales de control en un sistemas de registros conectados a un bus de datos y a una unidad aritmtica que puede realizar operaciones de suma y resta. ndex TermsFlip-flops, latches, elementos de memoria, seales de control, buffer triestado.

I.

INTRODUCCION

el campo de la electrnica, cada vez es ms EN necesario la posibilidad de compartir informacin entre muchos perifricos y elementos conectados a una misma red. Se puede encontrar una analoga a esta situacin en un circuito bsico de transferencia de datos entre registros. Donde tenemos varios registros conectados a un mismo canal de informacin (bus de datos), al cual los registros pueden acceder para escribir y leer los datos de l. Para lograr una acertada comunicacin entre los diferentes registros y la unidad aritmtica, es necesario establecer unas reglas de comunicacin para que haya un correcto flujo de informacin. Esto se logra estableciendo manualmente las seales de control, lectura, escritura y control de buffers triestado para lograr as realizar operaciones bsicas de suma y resta en el circuito que se estudiara.
II. ANALISIS Y RESULTADOS

NOMBRE CLK OC1 OC2

FUNCION SEAL DE RELOJ SEAL DE CONTROL REGISTRO A SEAL DE CONTROL REGISTRO B

Tabla No 2 (Seales de control)

NOMBRE FUNCION OC5 SEAL DE CONTROL REGISTRO DE OPERACIN OC6 SEAL DE CONTROL REGISTRO DE SALIDA EN3 SEAL DE HABILITACION REGISTRO OPERANDO A EN4 SEAL DE HABILITACION REGISTRO OPERANDO B EN5 SEAL DE HABILITACION REGISTRO DE OPERACION EN6 SEAL DE HABILITACION REGISTRO DE SALIDA

Tabla No 3 (Seales de control) A continuacin se har una breve descripcin de cada una de las seales de control. seal de reloj que captura los datos de entrada al circuito, operando A y B. esta seal captura al mismo tiempo en el flanco de subida los datos presentes en la entrada de los registros A y B.
CLK:

El circuito montado y que fue objeto de estudio para la prctica consta de los siguientes elementos lgicos.
ELEMENTOS BASICOS CANTIDAD REFERENCIA PRINCIPIO 4 74LS373 8 LATCH D EN UN SOLO ENCAPSULADO 2 74LS374 8 FLIP-FLOPS D EN UN SOLO ENCAPSULADO 1 74LS83 SUMADOR 8BITS CON CARRY DE ENTRADA Y DE SALIDA 4 XOR CUATRO COMPUERTAS XOR

todas las seales de tipo OC (output control) son las que permiten que se interconecten al mismo BUS de datos todos los registros, estas seales hacen uso del concepto de buffer triestado.
OC:

Tabla No 1 (Elementos Bsicos)

las seales de tipo EN o habilitacin hacen referencia a la habilitacin de cada uno de los chips, con estas seales se puede capturar los datos para que queden almacenados en el registro.
EN:

Recordemos que las seales de control de tipo OC (output control) son activa bajas mientras que las seales de control de tipo EN son seales activa altas.

LABORATORIO 1 SISTEMAS DIGITALES II

La seal CLK es una seal de flanco ascendente o de subida. A continuacin se mostrara el diagrama estructural y circuital del sistema que fue objeto de estudio.

La figura No 1 muestra como es el flujo de datos entre cada uno de los elementos del sistema, se puede observar que la informacin se mueve en paquetes de 4 bits aunque los registros utilizados son de 8 bits, en este caso solo se est utilizando el nible ms significativo de dichos registros. En la figura No 2 se puede observar el circuito funcional implementado en el software de simulacin de circuitos digitales Quartus II. Las seales de control y flujo de informacin que se detallaran ms adelante sern en base a la figura No2.

Figura No 1 (Diagrama Estructural)

Figura No 2 (Diagrama Circuital)

FUNCIONAMIENTO BASICO:

En la figura No 2 se puede observar el circuito que fue montado en el simulador de circuitos digitales Quartus II, la informacin de los operandos A y B es capturada con un flanco ascendente en CLK, al estar la informacin presente en estos dos registros se habilita el OC1 del registro A y se captura en el registro 3 con la seal EN3. De la misma forma se captura el dato B pero habilitando ahora la seal OC2 y capturando el dato en el registro 4 con la seal EN4. Acto seguido se

puede llevar a 1 la seal S/R para indicar que lo que deseamos es hacer la suma entre el operando A y el operando B, se espera unos nanosegundo para que la unidad aritmtica procese la informacin y tenga el resultado de la operacin listo a la salida. Ahora este dato presente en la salida del sumador puede ser capturado por el registro 5 activando la seal EN5 y posteriormente llevado al bus de datos activando la seal OC5 para ser capturado y almacenado en el registro 6 por medio de la seal EN6 y finalmente llevado a la salida activando la seal OC6.

LABORATORIO 1 SISTEMAS DIGITALES II

NOTA: En la salida entonces estar el resultado de la operacin AB segn se haya dispuesto la seal S/R 0 para suma o 1 para resta.
REALIZANDO LA OPERACIN 2AB:

Es importante decir que las seales OC solo pueden estar activas una a la vez excepto en el caso de OC6 ya que esta no est conectada al BUS de datos.

Figura No 3 (Diagrama de Tiempos, f = 2A + B)

Figura No 4 (Diagrama de Tiempos, f = 2A B) En las figuras No 3 y 4 se puede observar el flujo de las seales de control para realizar las operaciones de suma y resta, tambin se puede observar que en ambos casos la operacin tarda menos de 580 nanosegundos.

LABORATORIO 1 SISTEMAS DIGITALES II

REALIZANDO LA OPERACIN A+B:

Figura No 5 (Operacin A + B Utilizando ModelSim de Altera)

REALIZANDO LA OPERACIN A+B:

Figura No 6 (Operacin A - B Utilizando ModelSim de Altera) En las dos figuras anteriores se realizaron operaciones de suma y de resta pero esta vez utilizando el simulador modelsim de altera con el cual se pudo simular de igual forma que se haca con el simulador de integrado en quartus.

LABORATORIO 1 SISTEMAS DIGITALES II

REALIZANDO LA OPERACIN 2A - B:

Figura No 7 (Operacin 2 A - B Utilizando ModelSim de Altera)

REALIZANDO LA OPERACIN 2A - B:

Figura No 8 (Operacin A + B con desbordamiento Utilizando ModelSim de Altera)

Se puede observar en la anterior figura que cuando hay un caso de desbordamiento el bit Cout del sistema que en uno 1 al final de la operacin lo que nos puede servir como indicador de desbordamiento para evidenciar que el resultado es errneo.

LABORATORIO 1 SISTEMAS DIGITALES II

III. INVESTIGACIN

D
FUNCIONAMIENTO DE LOS FLIP-FLOPS:

Qn+1 0 1

Los flip-flops son los elementos bsicos de memoria, los cuales cambian su salida debido a un cambio momentneo en sus entradas. Los FF responden a la transicin del pulso ms que a la duracin. A diferencia de los Latch, que responden a un nivel de voltaje, Algunos FF cambian de estado en la transicin de subida del reloj y son denominados FF disparados por flancos positivo, y otros por el flanco de bajada, denominados F-F disparados por flanco negativo, para identificarlos basta con ver la negacin en la entrada del reloj. Existen cuatro tipos de flip-flops los cuales se describirn a continuacin. Los flip-flops suelen encontrarse con dos entradas adicionales a las de su funcionamiento bsico como elemento de memoria, estas seales son clear y preset las cuales sirven para establecer un cero o un uno a la salida sin importar en qu estado se encuentran sus entradas.
Filp-flop SR:

Slo posee una entrada aparte de la del reloj, esta se denomina data. Cuando la entrada es 1 en su salida va a verse un 1 (set), si es un 0 entonces su salida ser 0 (reset), lo que est en la entrada va a reflejarse en la salida Q, este cambio se efecta en el flanco de subida.
Flip-flop T:

D 0 1

Qn+1

S 0 0 1 1

R 0 1 0 1

Qn+1 0 1

Slo posee una entrada, la cual es llamada toggle. Cuando hay un cero en la entrada, y se aplica el pulso de reloj la salida mantiene su estado anterior si hay un uno entonces la salida se complementa.

El cambio de estado se presenta en el flanco de subida del reloj. El estado S=R=1 es un estado prohibido.
Flip-flop JK:

J 0 0 1 1

K 0 1 0 1

Qn+1 0 1

Comercialmente los flip-flops vienen en arreglos de varios flip-flops en un solo encapsulado como es el caso del chip utilizado en la prctica, el 74LS373 tiene 8 flip-flops tipo D los cuales tienen interconectadas todas las seales de control para ser utilizado como un registro de 8 bits. Por otra parte national semiconductor tiene un chip el cual consta de dos flip-flops tipo D disparados por flanco pero estos son independientes, la referencia de este chip es 54AC74.
PRACTICA REEMPLAZO NS 74LS373 54AC573 74LS374 54AC574 74LS83 CD4008 Tabla No 4 (chips equivalentes)

Este FF funciona igual que el SR, con la diferencia de que no tiene estados prohibidos, para la condicin de J=K=1 se complementa el estado presente.

Flip-flop D:

La tabla anterior muestra algunas referencias comerciales que pueden remplazar a los chips utilizados en la prctica.

LABORATORIO 1 SISTEMAS DIGITALES II

BUFFER TRIESTADO:

Los buffer triestado como su nombre lo indica pueden tener en sus pines de conexin tres estados posibles uno 1, cero 0 o un tercer estado llamado Z o alta impedancia, su funcin es permitir que varios circuitos compartan el mismo bus o lnea de salida. Su diseo est normalmente concebido de modo que el retardo de habilitacin de la salida sea un poco ms largo que el retardo de desactivacin de salida. Si un circuito de control activa la entrada de habilitacin de salida de un dispositivo al mismo tiempo que desactiva la entrada de un segundo dispositivo, as se puede asegurar que antes de que el primer dispositivo ponga un nivel Alto o Bajo en el bus, el segundo se encontrar en estado de alta impedancia. El uso del tercer estado es borrar la influencia de un dispositivo del resto del circuito, se usa para que en un mismo bus no haya dos seales diferentes. Tambin se utilizan para implementar multiplexores. Cuando la salida del triestado est en alta impedancia, la influencia es eliminada en el resto del circuito, para determinar la salida del triestado se utilizan resistencias pull-up y pull-down, es decir, estas resistencias asignan el valor 1 0 a la salida del triestado cuando est en alta impedancia pero con la ventaja de que si al otro lado hay una seal de valor opuesto, no se producira corto alguno ya que habr un resistor entre la seal y el valor por defecto de salida del triestado (Vcc si es pull-up y GND si es pulldown). Algunos dispositivos implementan en su salida el concepto de triestado como es el caso de los latch y flip-flops utilizados en la prctica 74LS373 y 74LS374, tambin existen algunas referencias comerciales que permiten conectar casi cualquier dispositivo digital para dotar a este de una salida triestado y poderlo utilizar en un sistema de informacin mas complejo.
BUSES DEL PC:

sistema de informacin. El tamao del Bus de Datos puede ser de 16, 32 o 64 bits. Su funcin es comunicar la CPU con el resto de dispositivos, el bus fundamental se llama FSB (bus frontal), el cual transmite toda la informacin del procesador al cada uno de los dispositivos y viceversa.

El bus de direcciones es un canal del microprocesador totalmente independiente del bus de datos donde se establece la direccin de memoria del dato en trnsito. El bus de direccin consiste en el conjunto de lneas elctricas necesarias para establecer una direccin. La capacidad de la memoria que se puede direccionar depende de la cantidad de bits que conforman el bus de direcciones, siendo 2 n (dos elevado a la ene) el tamao mximo en bytes del banco de memoria que se podr direccionar con n lneas. Por ejemplo, para direccionar una memoria de 256 bytes, son necesarias al menos 8 lneas, pues 28 = 256. Adicionalmente pueden ser necesarias lneas de control para sealar cuando la direccin est disponible en el bus. Esto depende del diseo del propio bus. El bus de control Es utilizado por la CPU para comunicarse con otros dispositivos, transmite comandos desde la CPU y devuelve una seal de estado desde el dispositivo, Controla el uso y acceso a las lneas de datos y direcciones. Las seales de control transmiten tanto ordenes como informacin de temporizacin entre mdulos. Este bus evita que haya colisin de informacin. A la hora de disear en PC el bus al que se le debe prestar mayor atencin es al bus de control ya que este es el que sincroniza y permite que todos los dispositivos se comuniquen entre s sin dar lugar a colisiones de informacin y evitando que hayan daos en el hardware del sistema de informacin.

El bus (o canal) es un sistema digital que transfiere datos entre los componentes de Un sistema de informacin. Est formado por cables o pistas en un circuito impreso, dispositivos como resistores y condensadores adems de circuitos integrados. El Bus de Datos trabaja en conjunto con el Bus de Direcciones para transportar los datos a travs de un

IV.

CONCLUSIONES

para un correcto flujo de datos y funcionalidad es necesario tener mucho cuidado con la sincronizacin de las seales de control, especialmente las seales de control de los latch ya que estas funcionan por nivel y no por flanco.

LABORATORIO 1 SISTEMAS DIGITALES II

Tambin es necesario tener en cuenta los tiempos de propagacin de los datos por los diferentes registros y circuitos lgicos. Por ejemplo el dato A se establece ms rpidamente en la unidad aritmtica que el dato B, esto es debido a que este dato antes de llegar a la unidad aritmtica pasa por un nivel adicional de compuertas XOR que le aportan un retardo al establecimiento de los datos. Se pudo observar que con un circuito tan simple como el que se trabaj en la prctica es posible hacer operaciones de suma resta y multiplicacin de un par de datos de 4-bits sin embargo hay que tener en cuenta que para realizar multiplicaciones. El tiempo que tardara el resultado depende del nmero de sumas sucesivas que deban realizarse y adems debido al tamao de palabra de salida de la unidad aritmtica se puede incurrir fcilmente en desbordamiento.
V. BIBLIOGRAFIA

GUIA No 1 LABORATORIO DE SISTEMAS DIGITALES II HAYES, Jhon P. Introduccin al Diseo Lgico Digital. Adisson Wesley Iberoamericana. Wilmington, EUA. 1996. WAKERLY, Jhon F. Diseo Digital Principios y Practicas. Prentice Hall Hispanoamericana. Naulcapan de Jurez, Mxico.1992. http://www.datasheetcatalog.org/datasheet2/3/06 kjr0s52h8xf7l6ojyat9ruor7y.pdf http://www.doctronics.co.uk/4008.htm http://www.mitecnologico.com http://es.wikipedia.org/wiki/Bus_de_direcciones