Informe Final Lab. Nro 1

LABORATORIO DE SISTEMAS DIGITALES
ING. ELECTRONICA
INFORME FINAL
LABORATORIO DE SISTEMAS DIGITALES I
EXPERIENCIA N1
1. Ttulo de la experiencia: FUNCIONES LGICAS, CDIGOS Y
MULTIFUNCIONES
2. Descripcin de la experiencia:
I PARTE
Realice la funcin F compuertas a) NAND b) NOR
E+ A B CE+ A
BC
E+ A
BCE+
BC D+
A B E C
F=A B CD + AB C E+ AC D
A
Teniendo la funcin elaboramos una tabla de verdad
A
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
B
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
E
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
0
0
0
0
1
0
1
0
0
1
0
1
1
1
0
0
0
1
0
1
0
1
1
1
0
1
0
1
0
1
0
0
Rossy Uscamaita Quispetupa

Yoel Justo Lavilla Alvarez
Lo resolvimos por mapas de Karnaugh
Obteniendo la funcin F
simplificada
C+
D
)( A+
D+ E )( C+ E )( A+ B+ E)
F=( B+
Pgina 1

ING. ELECTRONICA
Teniendo la funcin la transformamos a pura compuerta NAND
F
=~(~(B*~C*E)*~(~A*C*~D*~E)*~(~B*C*D*~E)*~(B*~D*E)*~(A
*~B*E))
Teniendo la funcin la transformamos a pura compuerta NOR
F= ~(~(~(~B+C+~E)+~(A+~C+D+E)+~(B+~C+~D+E)
+~(~B+D+~E)+~(~A+B+~E)))
II PARTE
Se pretende disear y un circuito combinacional que tenga como entrada un
circuito BCD natural y como salida la parte entera del cociente de su divisin
por tres.
Se pide
a) Expresar las funciones mnimas de salida como suma de productos y como
productos de sumas
0
1
2
3
4
5
6
7
8
9
X
X
X
X
X
x
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F1
0
0
0
0
0
0
1
1
1
1
X
X
X
X
X
X
F2
0
0
0
1
1
1
0
0
0
1
X
X
X
X
X
X
F
0
0
0
1
1
1
2
2
2
3
-
Donde
A, B, C, D: es la representacin binaria de los nmeros naturales del 0 al 15
F1 y F2: son la representacin binaria de la funcin F

Pgina 2

ING. ELECTRONICA
F: es la parte entera de la divisin de ABCD entre 3 expresada en
numeracin decimal.
SUMA DE PRODUCTOS
F1
F2
F1= (B*C) + A
F2=
( BCD
) + ( BC ) +( AD)
PRODUCTO DE SUMAS
F1
F2
C )( B+ D)
F 1=( B+ C )( A+ C ) F 2=( A+ B+C )( B+
b) Obtener el circuito correspondiente a la mnima de estas expresiones

,realizando con un solo tipo de puertas NAND
Pgina 3

ING. ELECTRONICA
F1= ~(~(B*C)*(~A))
F2= ~(~(~B*C*D)*~(B*~C)*~(A*D))
III PARTE
Disear e implementar la siguiente Multifuncin, empleando el Mtodo de
simplificacin de Quine McCluskey
F 1 ( A , B , C , D )= ( 8,9,10,12,13,14 )
4
F 2 ( A , B , C , D )= ( 0,1,2,3,8,10 )
4
2,3,5,6,7,8,10,11,12,14,15
()
F 3 ( A , B , C , D ) =
4
B
C
D
F1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1VALOR
1 BINARIO
1
0
F2 F3
1
0
1
0
1
1
1
1
0
0
0
1
0
1
0
1
1
1
0
0
1
1
0
1
0
1
0
0
0
1
0VALOR
1 DECIMAL
A B C D
1000
A B C D
1001
A B C D
1010
10
AB C D
1100
12
Pgina
4
1101
13
1110
14
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
TERMINO
15
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

AB C D
ABC D

ING. ELECTRONICA
Se forma otra tabla re aliando combinaciones de los trminos de la
tabla anterior que contenga trminos adyacentes si estas se
combinan una de las variables se sustituir por -
Trminos
combinacionales
(8,10)
(8,9)(12,13)
(8,12)(10,14)
Combinacin
Asignacin
10_0
1_0_
1_ _0
a
b
c
Luego marcamos con x los trminos combinacionales respectivos para cada

asignacin
0
a
b
c
Por lo tanto
a
b
0
x
x
8
x
x
x
10
x
11
x
x
12
13
x
x
14 15
x
F1= b + c
F1= 1_0_+1_ _0
1
x
2
x
x
3TERMINO
4
5
xA B C D
A B C D
F2= a + b Trminos
A B C D
combinacionales
F2= (0,1)(2,3)
A B CD
(0,2)(8,10)
(0,2)(1,3)
A B C D
(0,8)(2,10)
TERMIN
A B O
CD
A B C D
A B CD
A B C D
A BC D
A BCD
A B C D
Trminos
A B C D
combinacionales
(12,8)
A B CD
(6,2)
(11,10)(3,2)
AB C D
(15,11)(14,10)
Rossy Uscamaita
Quispetupa
(15,11)(7,3)
ABC D
(15,14)(7,6)
(14,12)(10,8)
ABCD
(7,5)
VALOR
6BINARIO
7
8
0000
x
0001
F 1= A C + A D
VALOR
9DECIMAL
10 11
0
x
1
Combinacin
12
13
14
Asignacin
0010
2
00_ _
a 00_ _ + _0_0

_0_0
b
0011
3
F2= A B+ B D
100000_ _
8 SE REPITE
_0_0
VALOR
VALOR SE REPITE
1010
10
BINARIO
DECIMAL
0010
2
0011
0101
0110
0111
1000
Combinacin 8
1010
1011
1100
Pgina
1110
1111
10
1_00
0_10
11
_01_
1_1_ 12
_
_11
5
_11_
14
1_ _0
01_1
15
Asignacin
a
b
c
d
e
f
g
h
15

ING. ELECTRONICA
a
b
c
d
e
f
g
h
2
x
X
x
8
x
10
11
x
x
x
x
x
12
x
13
14 15
x
x
x
x
x
x
x
x
x
x
x
x
x
F3=c +f +g +h
F3= B C +BC
+ A D + A BD
F3= A D + A BD+C
IV PARTE
El horario de una factora es de 8 horas diaria, divididas en tres turnos: de 8 a

11(primer turno) de 11 a 13(segundo turno), de 13 a 16 (descanso) y de 16 19
(tercer turno) . Se pretende disear un circuito que tenga como entradas la
representacin binaria de la hora actual menos ocho y que proporciona a la
salida el numero de turno que est trabajando (si procede) o (0 si es hora de
descanso)
a) Expresar las funciones mnimas de salida como suma de productos y
como
productos de sumas.
A
B
C
D
F1 F2 F
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
1
2
0
0
1
0
0
1
1
3
0
0
1
1
1
0
2
4
0
1
0
0
1
0
2
5
0
1
0
1
0
0
0
6
0
1
1
0
0
0
0
7
0
1
1
1
0
0
0
8
1
0
0
0
1
1
3
9
1
0
0
1
1
1
3
10 1
0
1
0
1
1
3
X
1
0
1
1
X
X
X
X
1
1
0
0
X
X
X
X
1
1
0
1
X
X
X
X
1
1
1
0
X
X
X
x
1
1
1
1
X
X
X

Pgina 6

ING. ELECTRONICA
Donde
Primer turno <8-11> -8
Segundo turno <11-13> -8
Descanso <13-16> -8
Tercer turno <16-19> -8
<0-3>
<3-5>
<5-8>
<8-11>
A, B, C, D: es la representacin binaria de los nmeros naturales del 0 al 15

F1 y F2: son la representacin binaria de la funcin F
F: es el nmero de turno en que se encuentra o el descanso
SUMA DE PRODUCTOS
F1
F2
F1=
(B*~C*~D)+(~B*C*D)+(A)
F2= (~B*~D)+(~B*~C)
PRODUCTO DE SUMAS
F1

F2
Pgina 7

ING. ELECTRONICA
F1=
(~B+~D)*(A+~C+D)*(A+B+C)
F2= (~C+~D)*(~B)
b) Obtener las expresiones correspondientes a cada una de las anteriores funciones

realizadas con un solo tipo de puertas (NAND- NAND) Y (NOR-NOR)
EN NAND
F1= ~(~(B*~C*~D)*~(~B*C*D)*(~A))
F2= ~(~(~B*~D)*~(~B*~C))
EN NOR
F1= ~(~(~(~B+C+D)+~(B+~C+~D)+(A)))
F2= ~(~(~(B+D)+~(B+C))
3. DIAGRAMAS PICTRICOS
I PARTE
II PARTE
III
PARTE

Pgina 8

ING. ELECTRONICA
IV PARTE
4.- SIMULACIN
I PARTE
II PARTE

Pgina 9

ING. ELECTRONICA
IIIPARTE
IV PARTE

Pgina 10

ING. ELECTRONICA
5. OBSERVACIONES y CONCLUSIONES:
1RA PARTE:
- Para hacer la tabla de verdad hemos tenido que reemplazar todas las
5
combinaciones posibles que son 2 =32 , las cuales han hecho posible
remplazar en los mapas de Karnaugh por la modalidad de maxi trminos.

- Concluimos la parte 1 dando por comprobado los mapas de Karnaugh.
2DA PARTE:
-Para la entrada se utiliz un codificador de entrada decimal a entrada
binaria (entrada BCD) con el CI 74147 con arreglo de interruptores
enumerados de 0 a 9 por ser los nicos valores vlidos.
- Teniendo los 10 primeros nmeros decimales codificados en binario se
convierten en nuestras entradas a nuestro circuito contando como 4 variables
de entrada.

Pgina 11

ING. ELECTRONICA
- La salida de nuestro sistema estn representadas por 2 leds q simbolizan la

codificacin binaria, estas estn acompaadas de un CI 7447 q es un
decodificador de binario a decimal el cual nos muestro por medio de un
DISPLAY nodo comn, el nmero decimal mostrado por los 2 leds.

Pgina 12

ING. ELECTRONICA
3RA PARTE:
- Al disear la multifuncin por el mtodo de Quine-McCluskey, suponemos
q las sumatorias estn expresadas como mini trminos y que tiene 4
variables de entrada, el problema no nos limita a implementar el circuito
solo con compuertas NAND ni NOR por lo que la implementamos
libremente con NOD, OR y AND.
- Concluimos dando por comprobado la simplificacin de funciones lgicas
por el mtodo de Quine-McCluskey.
4TA PARTE:
- Las entradas que son 4 estn determinadas por la representacin binaria de la
hora actual -8.
- Estas representan todas las posibles horas de ingreso.
- La salida de nuestro sistema estn representadas por 2 leds q simbolizan la
codificacin binaria del numero de turno en la que se encuentra, estas estn
acompaadas de un CI 7447 q es un decodificador de binario a decimal el
cual nos muestro por medio de un DISPLAY nodo comn, el nmero de
turno mostrado por los 2 leds.

Pgina 13

ING. ELECTRONICA
6. BIBLIOGRAFA:
- Fundamentos de Sistemas Digitales 7ma edicin, THOMAS L. FLOYD.
- Fundamentos de Diseo Lgico 5ta edicin, CHARLES H.ROTH, JR.
- Lgica Digital y Diseo de Computadores, M. MORRIS MANO.

Pgina 14

Informe Final Lab. Nro 1

Cargado por

Copyright:

Formatos disponibles

Informe Final Lab. Nro 1

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Final Lab. Nro 1

Cargado por

Copyright:

Formatos disponibles

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

Lo resolvimos por mapas de Karnaugh

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

b) Obtener el circuito correspondiente a la mnima de estas expresiones

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

Luego marcamos con x los trminos combinacionales respectivos para cada

LABORATORIO DE SISTEMAS DIGITALES

El horario de una factora es de 8 horas diaria, divididas en tres turnos: de 8 a

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

A, B, C, D: es la representacin binaria de los nmeros naturales del 0 al 15

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

b) Obtener las expresiones correspondientes a cada una de las anteriores funciones

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

remplazar en los mapas de Karnaugh por la modalidad de maxi trminos.

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

- La salida de nuestro sistema estn representadas por 2 leds q simbolizan la

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

LABORATORIO DE SISTEMAS DIGITALES

Rossy Uscamaita Quispetupa

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.