Unidad 2 - Circuitos Secuenciales - Contadores

Sistemas Digitales
Circuitos Lgicos Digitales

Ing. Javier Barriga Hoyle
Unidad 8 - Contadores y Registros

Contenido
2.1 Contadores.
2.1.1 Contadores Asncronos
2.1.2 Contadores Sncronos
2.2 Registros.
2.2.1 Registro serial
2.2.2 Registro paralelo
2.3 Aplicaciones.
2.1 Contadores
Introduccin
Son circuitos secuenciales que tienen una entrada de
reloj (CLK) o sincronismo y n salidas que indican
en cada momento el nmero de impulsos que le
llegan al contador.
Son muy utilizados en las aplicaciones que
conllevan la cuenta de eventos o en las mediciones
de tiempos como relojes digitales, contadores de
impulsos, frecuencimetros digitales, etc.
Se dividen en contadores asncronos y sncronos.
3
Sistemas Digitales
2.1.1 Contadores asncronos

Introduccin
Son aquellos en donde los biestables no cambian de
estado simultneamente. En estos, los impulsos a
contar no actan directamente en la entrada de reloj
de todos los F/F de forma simultnea, sino solo
sobre uno de ellos.
En los dems F/F la entrada de reloj est controlada
por la salida del F/F que le precede.

a) Divisin y conteo de frecuencia
En el diagrama se muestra a 3 F/F JK conectados en
forma asncrona, el cual acta como un contador de
3 bits (MOD 8)
1
1
J
CLK
CLK
Q
CLK
Figura 2.1 Contador asncrono de 3 bits (MOD-8).

5

1
Reloj 0
x0
1
0
x1
1
0
x2
1
0
10
11
Figura 2.2 Diagrama de tiempos de la figura 2.1.

6
Sistemas Digitales

Figura 2.2a Simulacin del contador MOD-8.

7

El Flip-flop x0 se complementa en la transicin con
pendiente negativa de cada pulso de entrada de reloj.
As, la forma de onda de salida x0 tiene una
frecuencia que es exactamente de la frecuencia de
reloj.
El flip-flop x1 se complementa cada vez que la
salida x0 pasa de ALTO a BAJO. La forma de onda
de x1 tiene una frecuencia igual a de la
frecuencia x0 y a de la frecuencia de reloj.

El flip-flop x2 se complementa cada vez que la
salida x1 va de ALTO a BAJO. As, la forma de
onda de x2 tiene un x1 y 1/8 de la frecuencia de
reloj.
OBS: cada flip-flop divide la frecuencia de su entrada

entre 2.
Para
cualquier contador la salida del ltimo flip-flop

(MSB) divide la frecuencia de entrada del reloj por
el nmero MOD del contador. Por ejemplo un
contador MOD-16 podra denominarse asimismo
contador divisor por 16.
9
Sistemas Digitales

Operacin de conteo:
22
x2
21
x1
20
x0
0
0
1
0
1
0
1
0
1
despus del pulso 3
1
1
1
0
0
1
1
despus del pulso 6
0
1
0
0
0
0
1
1
Antes de aplicar los pulsos de reloj

despus del pulso 1
despus del pulso 2
despus del pulso 4

despus del pulso 5
despus del pulso 7

despus del pulso 8 se recicla a 000
10

b) Nmero MOD
El contador de la figura anterior tiene 23 = 8
diferentes estados del (000 al 111). Se conoce como
un contador MOD-8 (de mdulo 8) donde el nmero
MOD indica el n de estados en la secuencia de
conteo. Si se agregara un cuarto F/F, la secuencia de
estados contara en binario del 0000 al 1111, un total
de 16 estados, denominndosele contador MOD-16.
En general: si N flip-flops estn conectados en
forma asncrona como en la anterior figura, el
contador tendr 2N estados diferentes, de modo que
un contador MOD-2N, sera capaz de contar hasta
2N 1 antes de regresar a su estado cero.
11

b) Nmero MOD
Ejemplo 1: se necesita un contador que cuente el
nmero de elementos que pasan por una banda
transportadora. Se utiliza una combinacin de una
fotocelda y una fuente emisora de luz para generar
un pulso cada vez que un elemento cruza su
trayectoria. El contador debe poder contar hasta mil
elementos. cuntos F/F se requieren?
Se tiene: 2N
con 29 = 512, luego 9 F/Fs no sern suficientes
con 210 =1024, as que con 10 F/Fs se puede contar
hasta 1111111111 = 102310
12
Sistemas Digitales

c) Contadores con nmero MOD < 2 N
El contador de uso bsico est limitado a nmeros
MOD que son iguales a 2N, donde N es el n de F/F.
Este valor es en realidad el n MOD mximo que se
puede obtener mediante el uso de N F/Fs.
El contador bsico puede ser modificado para
producir nmeros MOD menores que 2N,
permitiendo que el contador emita estados que
normalmente son parte de la secuencia de conteo.
Para lograr esto se muestra la figura siguiente:
13

C
B
Q
A
Q
CLK
Q
CL
CLK
CL
CLK
CL
Todas las entradas J-K son 1
Figura 2.3 Contador asncrono MOD-6.

14

1
10
11
12
Reloj
A
B
C
Salida
NAND
Figura 2.3 Contador MOD-6 producido por el borrado de un

contador MOD-8 cuando ocurre el conteo de seis (110).
15
Sistemas Digitales

Figura 2.3a Contador MOD-6 producido por el borrado de un contador MOD-8

cuando ocurre el conteo de seis (110). Simulacin en Quartus II - Altera
16

Procedimiento:
La salida de NAND se conecta a las entradas asncronas

RESET (o CLEAR) de cada F/F. Mientras que la salida de
NAND sea ALTA, no tendr efecto sobre el contador. Sin
embargo, cuando pasa a BAJO borrar todos los F/F, de
manera que el contador pase de inmediato al estado 000.
Las entradas de la compuerta NAND son las salidas de los
F/F B y C, de manera que la salida de la NAND pasar a
BAJO siempre que B = C = 1. Esta condicin ocurrir
cuando el contador pase del estado 101 al 110 (6 pulsos de
entrada). El estado BAJO en la salida de NAND
inmediatamente borrar el contador al estado 000 (por lo
general en unos cuantos nanosegundos.
17

La
Una vez que se hayan borrado los F/F, la salida de la

NAND retornar a ALTO porque la condicin B = C = 1
ya no existe.
secuencia de conteo es por tanto

C B A
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
Estado temporal que se necesita para

limpiar el contador
1 1 0
18
Sistemas Digitales

Aunque el contador pasa al estado 110, slo
permanece ah unos cuantos nanosegundos antes de
reciclarse a 000. De este modo, podemos decir
esencialmente que este contador cuenta de 000
(cero) a 101 (cinco) y se recicla a 000. En esencia,
emite los estados 110 y 111 de manera que
solamente pasa por seis estados diferentes; as, se
trata de un contador MOD-6.
19

Ejemplo 2: Determine el nmero MOD del contador
y la frecuencia en la salida D (cuarto flip-flop).
D
C
Q
B
Q
CLK
Q
CL
A
Q
CLK
Q
CL
CLK
CL
100KHz
30 KHz
CLK
CL
Figura 2.4 Contador asncrono MOD-?.

20

Este es un contador de 4 bits, que normalmente
contara de 0000 a 1111. Las entradas NAND son D,
C y B, lo que significa que el contador se reciclar
inmediatamente a 0000 cuando se llegue al conteo
1110 (14 decimal). De este modo, el contador tiene
en realidad 14 estados estables (0000 al 1101) y por
tanto, es un contador MOD-14. Ya que la frecuencia
de entrada es 100 KHz, la frecuencia de salida D
ser:
100 KHz
14
7.14 KHz
21
Sistemas Digitales
T=10us
F = 7.14KHz
Figura 2.4a Contador MOD-14, divide la frecuencia de entrada entre 14.

Simulacin en Quartus II - Altera
22

d) Contadores descendente
C
B
Q
A
Q
CLK
Q
CLK
CLK

1
Reloj 0
A
1
0
1
0
1
0
Figura 2.5
Contador
asncrono
descendente.
23

d) Contadores descendente
Figura 2.5a Contador MOD-8, descendente. Simulacin en Quartus II - Altera

24
Sistemas Digitales
2.1.2 Contadores sncronos

Introduccin
Son aquellos en los que todos los estados internos de
los F/F cambian al mismo tiempo, es decir, los
impulsos de reloj a contar se encuentran aplicados
simultneamente en las entradas de reloj de todos los
F/F que forman el contador.
25

b) Diseo de contadores sncronos
Ejemplo 3: Dado el diagrama de estados de un
contador en cdigo gray de 3 bits. Implementar el
circuito secuencial.
000
100
001
101
011
111
010
110
Figura 2.6 Diagrama de estados.

26

Paso 1: tabla de transicin de estados.
Estado actual
E0
E1
E3
E2
E6
E7
E5
E4
Estado siguiente
E1
E3
E2
E6
E7
E5
E4
E0
27
Sistemas Digitales

Paso 4: Tabla de codificacin de estados.
Q2
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
Estado
E0
E1
E2
E3
E4
E5
E6
E7
28

Paso 5: Tabla de excitacin de los F/F J-K.
Estado actual Estado siguiente
0 0 0
0 0 1
0 0 1
0 1 1
0 1 1
0 1 0
0 1 0
1 1 0
1 1 0
1 1 1
1 1 1
1 0 1
1 0 1
1 0 0
1 0 0
0 0 0
J2
0
0
0
1
X
X
X
X
K2
X
X
X
X
0
0
0
1
J1
0
1
X
X
X
X
0
0
K1
X
X
0
0
0
1
X
X
J0
1
X
X
0
1
X
X
0
K0
X
0
1
X
X
0
1
X
29

Paso 6: Simplificar las tablas (Mapa de Karnaugh).
J0 = Q2Q1 + Q2Q1 = (Q2 Q1)
K0 = Q2Q1 + Q2Q1 = Q2 Q1
J1 = Q2Q0
K1 = Q2Q0
J2 = Q1Q0
K2 = Q1Q0
30
10
Sistemas Digitales

Paso 7: Dibujar el circuito respectivo
Q0
Q1
FF0
J
FF1
Q
CLK
K
Q2
FF2
Q
CLK
Q
CLK
Q
Figura 2.8 Contador sncrono de la figura 2.6.

31

contador de 3 bits ascendente. Implementar el
000
111
001
110
010
101
011
100

32

Estado actual
E0
E1
E2
E3
E4
E5
E6
E7
Estado siguiente
E1
E2
E3
E4
E5
E6
E7
E0
33
11
Sistemas Digitales

Q2
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
Estado
E0
E1
E2
E3
E4
E5
E6
E7
34

0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
1 0 1
1 0 1
1 1 0
1 1 0
1 1 1
1 1 1
0 0 0
J2
0
0
0
1
X
X
X
X
K2
X
X
X
X
0
0
0
1
J1
0
1
X
X
0
1
X
X
K1
X
X
0
1
X
X
0
1
J0
1
X
1
X
1
X
1
X
K0
X
1
X
1
X
1
X
1
35

J0 = 1
K0 = 1
J 1 = Q0
K1 = Q0
J2 = Q1Q0
K2 = Q1Q0
36
12
Sistemas Digitales

Figura 2.9 Contador sncrono de la figura 2.8.

37

contador de 3 bits descendente. Implementar el
000
001
111
010
110
011
101
100

38

Estado actual
E0
E7
E6
E5
E4
E3
E2
E1
Estado siguiente
E7
E6
E5
E4
E3
E2
E1
E0
39
13
Sistemas Digitales

Q2
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
Estado
E0
E1
E2
E3
E4
E5
E6
E7
40

0 0 0
1 1 1
1 1 1
1 1 0
1 1 0
1 0 1
1 0 1
1 0 0
1 0 0
0 1 1
0 1 1
0 1 0
0 1 0
0 0 1
0 0 1
0 0 0
J2
1
X
X
X
X
0
0
0
K2
X
0
0
0
1
X
X
X
J1
1
X
X
0
1
X
X
0
K1
X
0
1
X
X
0
1
X
J0
1
X
1
X
1
X
1
X
K0
X
1
X
1
X
1
X
1
41

J0 = 1
K0 = 1
J1 = Q0
K1 = Q0
J2 = Q1Q0
K2 = Q1Q0
42
14
Sistemas Digitales

Q0
Q1
FF0
Q2
FF1
CLK
FF2
Q
CLK
CLK
Q
Figura 2.12 Contador sncrono de la figura 2.11

43
2.2 Registros
Introduccin
Son bloques funcionales destinados a almacenar o
registrar informacin binaria durante un cierto
tiempo, generalmente, dentro de un proceso global
de tratamiento de dicha informacin.
Un registro de n bits, est formado por un conjunto
de n biestables, comportndose como un circuito de
memoria temporal, que es capaz de almacenar un
dato de n bits.
Los registros se clasifican segn el siguiente cuadro:
44
2.2 Registros
Introduccin
Por flanco
Registros de
almacenamiento
Tipos de
registros
Por latch
Entrada serie / salida serie

Registros de
desplazamiento
Entrada paralelo / salida serie

Entrada paralelo / salida paralelo
Entrada serie / salida paralelo
Cuadro 2.1 Tipos de registros por la forma de recibir y

transmitir la informacin.
45
15
Sistemas Digitales
2.2 Registros
Introduccin
Los registros de almacenamiento estn formados
por biestables tipo D aislados entre s, con una seal
de reloj comn a todos ellos, de forma que en todos
se cargan simultneamente los datos presentes en sus
entradas.
Si estos registros se activan por nivel, tambin
reciben el nombre de LATCH (nombre comercial).
Si estos registros se activan por flancos, se les llama
simplemente registros.
46
2.2 Registros
Introduccin
Los registros de desplazamiento estn formados
esencialmente por una cadena de flip-flops tipo D
conectados en cascada, de forma que la salida de uno
es la entrada del siguiente y as sucesivamente.
A los F/F del registro se conecta una seal de reloj
para que todos transfieran al mismo tiempo su
contenido (todos responden a un flanco de reloj).
NOTA: Opcionalmente algunos de estos registros,
sean de almacenamiento o desplazamiento pueden
disponer de entradas asncronas preset y/o clear.
47
2.2 Registros
Introduccin
Entrada
de datos
Salida
de datos
(a) Entrada serie/salida serie con

desplazamiento a la derecha
Salida
de datos
Entrada
de datos
(b) Entrada serie/salida serie con

desplazamiento a la izquierda
Salida de datos
Entrada de datos
Salida de datos
Salida
de datos
Entrada
de datos
Entrada de datos
(c) Entrada paralelo/salida serie
(d) Entrada serie/salida paralelo
(e) Entrada paralelo/

salida paralelo
Figura 2.13 Movimientos bsicos en un registro de 4 bits.

48
16
Sistemas Digitales
2.2.1 Registros serial

(a) Entrada serial/salida serial de 4 bits
Entrada de
datos serie
Q0
D
Q2
Q1
Q3
1011
CLK
CLK
CLK
Salida de
datos serie
CLK
CLK
Salida de datos serie

complementada
Reloj
Entrada
de datos
Q0
Q1
Q2
Q3
Figura 2.14 Registro de

4 bits serial que desplaza
el dato 1011. Despus de
4 pulsos de reloj los
datos estn almacenados.
49

(b) Entrada serial/salida paralela de 4 bits
Q0
Q1
Q2
Q3
Entrada de
datos serie
D
CLK
CLK
CLK
CLK
Q
Q
CLK
Entrada
de datos
REG 4
D
CLK
Q0 Q1 Q2 Q3
Figura 2.15 Registro de 4 bits entrada serial/salida paralela

50

(c) Contador de anillo con registro de corrimiento
Se llama as al contador que hace desplazar un 1 por
el registro mientras se aplique seal de reloj. Para
ello, la salida del F/F Q3 se conecta al F/F Q0.
Q0
Entrada de
datos serie
D
CLK
Q1
CLK
Q
Q2
CLK
Q
Q3
CLK
Q
Q
CLK
Figura 2.16 Contador de anillo de 4 bits.

51
17
Sistemas Digitales

(c) Contador de anillo con registro de corrimiento
2
8
1000
Reloj
Q3
0001
Q2
0100
Q1
0010
Q0
(a)
(b)
Figura 2.17 (a) Formas de onda; (b) diagrama de estados

52

(d) Contador Johnson
Se construye similar al de anillo, slo que la salida
invertida de F/F2 es la que se conecta a la entrada de
F/F 1.
Q0
Entrada de
datos serie
D
Q1
CLK
CLK
Q
Q2
CLK
Q
Q
CLK
Figura 2.18 Contador Johnson MOD-6.

53

(d) Contador Johnson
En un contador Johnson el nmero MOD siempre
ser igual a dos veces el nmero de FFs.
1
000
Reloj
001
100
Q2
011
Q1
Q0
110
111
(a)
(b)
Figura 2.19 (a) Formas de onda; (b) diagrama de estados

54
18

Unidad 2 - Circuitos Secuenciales - Contadores

Cargado por

Copyright:

Formatos disponibles

Unidad 2 - Circuitos Secuenciales - Contadores

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Unidad 2 - Circuitos Secuenciales - Contadores

Cargado por

Copyright:

Formatos disponibles

Sistemas Digitales

Circuitos Lgicos Digitales

Unidad 8 - Contadores y Registros

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

2.1.1 Contadores asncronos

Figura 2.1 Contador asncrono de 3 bits (MOD-8).

2.1.1 Contadores asncronos

Figura 2.2 Diagrama de tiempos de la figura 2.1.

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

Figura 2.2a Simulacin del contador MOD-8.

2.1.1 Contadores asncronos

2.1.1 Contadores asncronos

OBS: cada flip-flop divide la frecuencia de su entrada

cualquier contador la salida del ltimo flip-flop

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

despus del pulso 3

despus del pulso 6

Antes de aplicar los pulsos de reloj

despus del pulso 4

despus del pulso 7

2.1.1 Contadores asncronos

2.1.1 Contadores asncronos

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

2.1.1 Contadores asncronos

Todas las entradas J-K son 1

Figura 2.3 Contador asncrono MOD-6.

2.1.1 Contadores asncronos

Figura 2.3 Contador MOD-6 producido por el borrado de un

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

Figura 2.3a Contador MOD-6 producido por el borrado de un contador MOD-8

2.1.1 Contadores asncronos

La salida de NAND se conecta a las entradas asncronas

2.1.1 Contadores asncronos

Una vez que se hayan borrado los F/F, la salida de la

secuencia de conteo es por tanto

Estado temporal que se necesita para

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

2.1.1 Contadores asncronos

Todas las entradas J-K son 1

Figura 2.4 Contador asncrono MOD-?.

2.1.1 Contadores asncronos

Ing. Javier Barriga Hoyle

2.1.1 Contadores asncronos

Figura 2.4a Contador MOD-14, divide la frecuencia de entrada entre 14.

2.1.1 Contadores asncronos

Todas las entradas J-K son 1

2.1.1 Contadores asncronos

Figura 2.5a Contador MOD-8, descendente. Simulacin en Quartus II - Altera

Ing. Javier Barriga Hoyle

2.1.2 Contadores sncronos

2.1.2 Contadores sncronos

Figura 2.6 Diagrama de estados.

2.1.2 Contadores sncronos