N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

INFORME FINAL DE EXPERIENCIA 06

DIVISORES DE FRECUENCIA

I.

INTRODUCCIN:
Se llama divisor de frecuencia a un dispositivo que produce a su salida una frecuencia
menor que la de entrada. Suelen estar formados por contadores digitales. Se pueden
obtener relaciones de frecuencia no enteras utilizando contadores de mdulo variable.

II. MATERIALES Y EQUIPOS:

01 GENERADOR DE FUNCIONES.
01 OSCILOSCOPIO.
01 MULTMETRO.
01 FUENTE DE ALIMENTACIN.
06 RESISTENCIAS: 4.7K.
02 CIRCUITOS INTEGRADOS: CD4017
OTROS PROTOBOARD, CABLES, HERRAMIENTAS ETC.

III. RESULTADOS OBTENIDOS EN LA PRACTICA DE LABORATORIO.

Trabajando de acuerdo al circuito siguiente:

Los resultados mostraremos en el siguiente cuadro

Las frecuencias calculadas en el laboratorio se aproximan a la frecuencia ideal lo
cual nos indica que los resultados estn correctos de acuerdo a La tolerancia.
Semestre I- 2012

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

divisor por:
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17

frecuencia de entrada
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz
800Hz

frecuencia de salida
800.3Hz
400,25Hz
266,25Hz
200,65Hz
160,89Hz
133,39Hz
114,23Hz
99,99Hz
88,45Hz
80,56Hz
72,73Hz
66,89Hz
61,53Hz
56,99Hz
53,66Hz
49,99Hz
47,01Hz

Las frecuencias de salida estn dadas de acuerdo al la divisin de las frecuencias

medidos en los distintos puntos del esquema desde el 1 anta el 17.
2.- EXPLIQUE LO SIGUIENTE
Qu integrados son usados como divisores de frecuencia de precisin?
Se llama divisor de frecuencia a un dispositivo que produce a su salida una frecuencia
menor que la de entrada. Suelen estar formados por contadores digitales. Se pueden
obtener relaciones de frecuencia no enteras utilizando contadores de mdulo variable: Si
a cada pulso de salida cambio el mdulo del contador entre 2 y 3, obtengo una relacin
de frecuencias de 5:2.
Existen una diversidad de integrados los cuales nos facilitan trabajar como divisores de
frecuencia.
Los datos a conocer para desarbolar el divisor de frecuencias.
Registros de desplazamiento
Los registros de desplazamiento son circuitos secuenciales de aplicacin general y
corresponde a uno de los dispositivos funcionales ms utilizados en los sistemas
digitales.
Los registros de desplazamiento son circuitos lgicos secuenciales y se construyen con
una serie de FLIP FLOP conectados en cascada, se utilizan como memorias temporales
y para desplazar datos hacia la izquierda o a la derecha, tambin se utilizan para

Semestre I- 2012

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

N A C IO N A L D E L

P U N O

convertir datos de serie a paralelo y viceversa. Ellos son capaces de almacenar una
palabra binaria de n bits, segn el nmero de Flip Flops que compongan el registro.
Un mtodo de identificar los registros de desplazamiento es por la forma en que se
cargan y leen los datos en las unidades de almacenamiento. Estos se clasifican en
1.
2.
3.
4.

Entrada serie salida serie

Entrada serie salida paralelo
Entrada paralelo salida serie
Entrada paralelo salida paralelo

El dispositivo ms sencillo es el que recibe la informacin en serie y la transmite

tambin en serie. Existen circuitos integrados CI que contienen registros de
desplazamiento de una gran complejidad. La idea de cmo operan estos registros se
ilustra en la figura

Ejemplo, el circuito 74194 es un registro bidireccional (puede desplazar la informacin

en ambos sentidos) de 4 bits que tiene la posibilidad de funcionar de todas las formas
posibles antes indicadas

Semestre I- 2012

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

N A C IO N A L D E L

P U N O

Su tabla de seleccin es la siguiente

S0
1

S1
1

0
1
0

1
0
0

Tipo de operacin
Carga la informacin presente en las entradas D0 a D3 en las salidas Q0
a Q3
Desplazamiento a la izquierda de Q3 a Q0
Desplazamiento a la derecha de Q0 a Q3
Inhibicin de los impulsos de desplazamiento

Como se indic anteriormente estos registros consisten en poder realizar operaciones de

desplazamiento de la informacin binaria a lo largo de un registro de forma sncrona al
activar cada Flip Flop con la misma seal de reloj.
Esto se obtiene mediante la conexin de cada Flip Flop a su precedente (situado a la
izquierda) de forma tal que en cada ciclo del reloj, la informacin se transfiere al
siguiente Flip Flop. Puede implementarse tanto con Flip Flops tipo D como tipo JK

El estado del primer Flip Flop despus de una transicin de reloj se determina por el
nivel lgico aplicado en D que proviene de una fuente externa.

Semestre I- 2012

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

El borrado del registro puede hacerse aplicando un D = 0 al primer Flip Flop durante el
tiempo suficiente para que cada Flip Flop adopte el valor 0 (tantos ciclos de reloj como
Flip Flops o bits tenga el registro). Una alternativa es utilizar terminales directos de
reset a cada Flip Flop
La operacin sncrona significa que cada Flip Flop es activado por la misma seal de
reloj y que los datos de entrada cambian slo una vez por cada ciclo de reloj. En ciclos
de reloj consecutivos la secuencia de bits de entrada se almacena y se desplaza en el
registro.
Ejemplo de introducir la secuencia 1-1-0-1-0 al registro de 4 Flip Flops
Ciclo
0
1
2
3
4
5
6

FLIP
FLOP
0
0
1
1
0
1
0

FLIP
FLO
P1
0
0
1
1
0
1
0

FLIP
FLO
P2
0
0
0
1
1
0
1

FLIP
FLOP
3
0
0
0
0
1
1
0

Los datos digitales pueden presentarse en serie o en paralelo. En la presentacin serie,

los datos o bits son presentados en una secuencia temporal uno despus del otro. Este
formato utiliza menos HW.
En paralelo, todos los bits de la palabra se presentan simultneamente. Este formato
utiliza ms HW, pero tiene un considerable ahorro de tiempo.
En ocasiones se requiere cambiar de serie a paralelo y viceversa, para lo que se puede
utilizar un registro de desplazamiento. Para pasar del formato paralelo al serie, se deben
cargar todos los bits simultneamente, cada uno a un Flip Flop del registro, para luego
leerlos en serie. En el caso de serie a paralelo, la actividad es anloga, se debe cargar
seriamente un registro y luego cuando est completo, leer todos sus datos
simultneamente en paralelo (se debe deshabilitar el reloj para que l registro no contine
modificndose).
Ejemplo de registro serial a paralelo

Semestre I- 2012

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

Segn el orden en que se interconecten los Flip Flops estos pueden generar un registro
de desplazamiento hacia la izquierda o hacia la derecha invirtiendo el orden de las
interconexiones de los Flip Flops. Estos registros que disponen de puertas lgicas
adicionales para invertir las conexiones segn la orden de control de direccin recibida
se denominan registros de desplazamiento a izquierda y derecha.
Si conectamos la salida del registro a la entrada, generamos un registro de
desplazamiento cclico
Contador de anillo
Es contador sncrono generado a partir de un registro de desplazamiento conectado para
desplazar cclicamente a la derecha, cuya secuencia se inicia introduciendo un 1 al
primer Flip Flop para que FLIP FLOP0 adopte el estado de set y que el resto est en
reset. Este contador tiene mdulo n ya que con cada ciclo de reloj el estado de set se
traspasa al Flip Flop siguiente y el anterior vuelve a estado de reset. Despus de n ciclos
el contador vuelve a su estado inicial.

Este contador es muy simple y es extremadamente fcil ver el resultado de su cuenta,

pero utiliza los Flip Flops de una forma muy antieconmicamente.
Contador conmutado en cola (Johnson)
Es un contador muy similar al de anillo, excepto que al final de la cascada de Flip Flops
la conexin se conmuta a Q en ves de Q. Partiendo de un estado inicial en que Qi = 0, se
puede ver que a causa de la conmutacin en las conexiones de salida, la salida del
ltimo Flip Flop har que el FLIP FLOP0 vaya al estado de set. Este contador recorre
2n estados, es decir, el doble del nmero de Flip Flops antes de volver a su estado
inicial. Su mdulo es 2n

Semestre I- 2012

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

Si bien aprovecha mejor los Flip Flops que en el caso anillo, la desventaja es que
requiere de lgica combinacional adicional para decodificar (incorporar un
decodificador) su salida ya que esta no es tan evidente como en el caso anterior. Para un
contador de 4 FLIP FLOP se tiene:
Cuent
a
0

Q0

Q2

Q
1
0

1
2
3
4
5
6
7
0

1
1
1
1
0
0
0
0

0
1
1
1
1
0
0
0

0
0
1
1
1
1
0
0

Q3

0
0
0
0
1
1
1
1
0

Contadores de rizado
Es un contador asncrono ya que la seal de reloj no se aplica a todos los Flip Flops,
ellos no conmutan exactamente en conjuncin con los pulsos de reloj. Ahorran HW pero
presentan limitaciones de velocidad.
La seal de reloj se aplica slo al Flip Flop de bit menos significativo y la salida Q de
ese Flip Flop se convierte en el reloj del siguiente Flip Flop (bit ms significativo que le
sucede), luego cada Flip Flop acta a su vez como un divisor de frecuencia para el reloj
del FLIP FLOP siguiente.

Semestre I- 2012

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

N A C IO N A L D E L

P U N O

Obsrvese en la figura (contador mod-16 construido con 4 FLIP FLOP) que las entradas
de datos J K de los Flip Flops, estn a 1 lgico, lo que le da a cada FLIP FLOP una
operacin en modo de conmutacin, por lo tanto cada pulso de reloj har que el Flip
Flop cambie de estado. El primer FLIP FLOP resulta ser el LSB y el ltimo es el MSB
Pueden generarse a travs de Flip Flop T con su entrada fija en 1 para que conmute la
salida o con Flip Flop D cuya salida Q se conecta a la entrada D.

Su operacin es similar al sncrono de mdulo 2n, donde un Flip Flop conmuta solo
cuando todos los Flip Flops precedentes estn en estado de set. En este caso conmutar
solo cuando el Flip Flop precedente est en set y haga una transicin a reset.
El contador no se detiene en su mxima cuenta (1111), contina contando siempre que
los pulsos de reloj alimenten la entrada CLK del FLIP FLOP0. Obsrvese que este FLIP
FLOP se comporta como un divisor de frecuencia
Es costumbre analizar la operacin de un contador utilizando formas de onda
(diagramas de tiempo) como el de la figura
C
k

Q
0
Q
1
Q
2
Q
3

Semestre I- 2012

1
0

1
1

1
2

1
3

1
4

1
5

1
6

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

Obsrvese que este contador, de la forma en que est construido opera como un
contador descendente que parte de la cuenta 1111 hasta llegar a la 0000. La forma
correcta de implementar este contador para que opere en forma ascendente es mediante
FLIP FLOP activos en flanco de bajada de la seal de reloj, es decir, negando las
entradas de dichos relojes
Divisores de frecuencia (reloj digital)
Para el circuito de la figura, se hace un uso extensivo de contadores como divisores de
frecuencia, todos los contadores se utilizan como acumuladores de cuentas, cuya tarea
es contar los pulsos de entrada y servir como memoria temporalmente, mientras se pasa
la hora actual a travs de los decodificadores a los visualizadores de 7 segmentos. El
diagrama de bloques de la figura representa un reloj digital de 24 horas con 6 dgitos
que considera como entrada CLK una onda cuadrada de 60 Hz

Los bloques divisores por 60 pueden construirse con contadores que dividan por 6,
conectados a un contador que divida por 10. Los acumuladores de cuentas desde 0 a 59
se componen realmente de 2 contadores, donde uno es un contador de dcadas mod-10
para contar las unidades, el que al llegar a la cuenta 9 activa el contador de mod 6 que
cuenta las decenas de 0 a 5, a excepcin del contador de horas que debe llegar de 0 a 23
IV. CONCLUSIONES Y RECOMENDACIONES.

El divisor de frecuencia es muy utilizado en distas aplicaciones los cuales son:

En modulacin de FM
Demodulacin FM
Sintonizador de volumen
Recuperacin de la seal para una onda de AM
Y otros.

Semestre I- 2012

N A C IO N A L D E L

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

P U N O

Es muy importante conocer a cerca de los circuitos que estamos usando en casa
donde se encuentran los divisores de frecuencia lo cual nos ayuda mucho a
nuestro desarrollo como ingeniero.

V. BIBLIOGRAFIA
Internet:
http://www.gte.us.es/~fbarrero/LIE/pra cticas/practica11.html
http://www.monografias.com/trabajos14/modulac-frecuencia/modulacfrecuencia.
shtml#FSK
http://proton.ucting.udg.mx/expodec/a br99/e17/e_17.html
http://alek.pucp.edu.pe/Acom/labcom/guias/electronica/lab5.pdf

Semestre I- 2012

10