Informefinal 5 Sistemas Digitales Ee635
Informefinal 5 Sistemas Digitales Ee635
Informefinal 5 Sistemas Digitales Ee635
CONTADORES
Guerrero Pascual Gruber 20152201C
Jiménez Solorzano, Anderson Rober 20170042K
Huamani Gonzales Javier Cesar 20170400D
CONTADORES BINARIOS
CONTADORES
Un contador, como todo circuito secuencial,
Un contador es un circuito secuencial cuya se puede implementar como un autómata.
función es seguir una cuenta o conjunto Aunque un autómata muy especial, puesto
predeterminado de estados como que no posee entradas (cada estado sólo
consecuencia de la aplicación de un tren de posee un único estado siguiente al que
pulsos (reloj) en una de sus entradas. Los accede cuando existe una variación o flanco
contadores son circuitos construidos a base en la señal de reloj), y no posee salidas (la
de flip-flops, sincronizados a flancos, y de salida de un contador es su propio estado
puertas lógicas para realizar la conexión interno, es decir, el valor almacenado en sus
entre los flip-flops. Las puertas lógicas en un biestables).
El método de diseño es el mismo que el
usado en el tema anterior, e incluso algo ms
sencillo puesto que ya no es necesario
minimizar ni asignar estados. Veamos un
ejemplo y diseñemos un contador binario
ascendente módulo 8, es decir, un contador
que siga la secuencia {..., 0, 1, 2, 3, 4, 5, 6, 7,
...}. La tabla de transiciones de estado del
contador será:
Tabla1.
Tabla2.
Tabla4.
Tipos de registros
Al registro anterior podemos La entrada llega bit a bit en serie (ES izquierda
añadirle una entrada de habilitación o derecha), y la salida se ofrece en paralelo
de salidas (OE). por todos los biestables a la vez. El bit de
entrada se va desplazando por el registro a
golpe de reloj.
Aplicación: La transmisión de datos en serie
reduce el número de conductores. Los µP
requieren la entrada de datos en paralelo ⇒
necesidad de un conversor serie/ paralelo
Ejemplo: conversión serie/paralelo
con desplazamiento hacia la
derecha.
6, 0, …, y si X= ’1’, la máquina debe
generar las cuentas 1, 3, 5, 7, 1, 3, 5, 7, 1,
3,…, y se debe comportar de tal manera
que si está en la cuenta par y X cambia a
‘1’, el siguiente valor de cuenta debe ser el
valor impar siguiente, y su está en la
cuenta impar y X cambia a ‘0’, el
siguiente valor de cuenta debe ser el valor
Figura 12. Registro de conversión par siguiente. Se pide:
serie/paralelo con desplazamiento hacia la
derecha.
a) ¿Qué tipo de máquina es?
Registros de conversión
paralelo/serie b) Dibujar el diagrama de estados de la
máquina.
El registro se carga en paralelo
(todos los bits a la vez), pero la c) Dar la tabla de excitación usando flip-
salida se ofrece a través de un solo flop tipo D
bit. El contenido del registro se
desplaza hacia un lado a golpe de d) Realizar la síntesis de la máquina
reloj.
e) Implementar en el entorno gráfico del
Ejemplo: conversor paralelo/serie software EDA Quartus II y realizar la
con carga síncrona y simulación temporal (no funcional) del
desplazamiento a la derecha. diseño, seleccionado el dispositivo FPGA
Cyclone II EP2C35F672C6. Usar la señal
CLK como señal de reloj, con un período
de 75 ns, y simular el diseño por 2 μs. El
nombre del proyecto es pregunta1.
Solución:
Para D0:
Tabla 6.
Tabla 10: D 0= X
Para D2:
Figura 15. Circuito implementado de la
máquina en Microcap 12.
e) Implementar en el entorno
gráfico del software EDA
Quartus II
Figura 16. Código VDHL Figura 19. Simulación temporal con ciclo de
reloj de 75ns para 2us, vemos que, para la
A continuación, mostramos el componente secuencia aleatoria dada, la FSM pasa por
obtenido: todos los estados.
PREGUNTA 3.-
Diseñe e implemente en el laboratorio un
circuito utilizando el software EDA Quartus II
de tal manera que efectúe todas las
funcionalidades (una a la vez) del circuito
integrado 74194, seleccionado el dispositivo
FPGA Cyclone II EP2C35F672C6. La
implementación será a nivel de entorno gráfico.
El nombre del proyecto es pregunta2. El
circuito debe cargar un dato en paralelo de
manera síncrona (1 pulso de reloj, dato a
cargar 0110), desplazar la información cargada
a la derecha (con recirculación) por 5 pulsos de
reloj, desplazar la información a la izquierda
(con recirculación) por 6 pulsos de reloj, y al
final, parar. Notar que, se debe diseñar una
FSM a fin de generar las señales de control
adecuadas del 74194 para los fines solicitados.
Tabla 11.
SOLUCION:
Figura22.
SIMULACION:
Figura 23.
VARIABLES DE SELECCIÓN:
Figura 24. Para la solución del problema tomamos en
cuenta las condiciones planteadas en la tabla
Durante las variables de control fueran S1S0=10 proporcionada, para ello se debe tener un
entonces se mantiene el estado no hay cambio: orden en la prioridad de las entradas para
proceder con la codificación.
Para: sclr=1:
V. CONCLUSIONES
Pregunta 1:
Pregunta 2:
Figura 28. Se observan las transiciones Concluimos que los FF-D son de esencial
solicitadas y algunas a estados no importancia en diversas aplicaciones de
deseados electrónica, donde requeriríamos representar
mediante leds o paneles de leds cierta
información que se requiera conocer, esto
IV. OBSERVACIONES debido a su uso en el diseño de circuitos que
contienen contadores y registros.
Pregunta 1:
Pregunta 2:
Pregunta 3:
VII. BIBLIOGRAFÍA
- http://www.cartagena99.com/recursos/alum
nos/apuntes/Tema6_SED_1415.pdf
- http://quegrande.org/apuntes/EI/1/TC/teoria
/09-10/tema_7_-
_contadores_y_registros.pdf
Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.
Alternative Proxies: