Asignatura: Arquitectura de Computadores

Ingeniería en Software / Computación

Capítulo 5
Buses del Sistema

Ing. Lorena Barona L.

1
 Contenido

1. Interconexión con buses

2. Jerarquía y Topología de Buses
3. Interconexión punto a punto
4. Tipos de buses del sistema
5. Buses de E/S
6. PCI Express

Unidad 5: Buses del Sistema 2

 Bibliografía
Revisar:
William Stallings. “Organización y Arquitectura de Computadores”.
Séptima Edición (Español).
Capítulo 10 (Pg. 346)
1. Sección. 10.1, 1
2. Sección 10.2,
3. Sección 10.4,
4. Sección 10.6 (Pg. 346)
Capítulo 3. Sec. 3.3 - 3.5 (Pg. 75)

Unidad 5: Buses del Sistema 3

 Interconexión
con Buses

Unidad 5: Buses del Sistema 4

 Estructura de Interconexión

➢ Un computador está constituido por un conjunto de unidades o

módulos de que se comunican entre sí.
➢ El conjunto de líneas que conectan los diversos módulos se
denomina estructura de interconexión.
➢ Existen tres módulos elementales:
1) Procesador
2) Memoria
3) E/S

Unidad 5: Buses del Sistema 5

 Estructura de Interconexión

Tipos de Módulos:
➢ Memoria: constituido por N palabras de la misma longitud. A cada
palabra se le asigna una única dirección numérica. Operaciones: Read
(Leer) y Write (Escribir). La posición de memoria para la operación se
especifica mediante una dirección.

Unidad 5: Buses del Sistema 6

 Estructura de Interconexión
➢ Módulo de E/S: la E/S es
funcionalmente similar a la memoria.
Hay dos tipos de operaciones, leer y
escribir. Además, un módulo de E/S
puede controlar más de un
dispositivo externo (Puerto). Existen
líneas externas de datos y el módulo
E/S puede enviar datos de
interrupción.
➢ Procesador.- el procesador lee
instrucciones y datos, escribe datos
una vez los ha procesado, y utiliza
ciertas señales para controlar el
sistema. También puede recibir
señales de interrupción.

Unidad 5: Buses del Sistema 7

 Estructura de Interconexión

Ventajas:
➢ Versatilidad: Se pueden adicionar nuevos dispositivos.
➢ Reducción de costos: un único camino de cables que se comparte de
varias formas.
Desventaja:
➢ Su principal desventaja es el cuello de botella del sistema.

Unidad 5: Buses del Sistema 8

 Estructura de Interconexión

La estructura de interconexión debe dar cobertura a los siguientes tipos

de transferencias:
➢ Memoria al procesador.- el procesador lee un dato desde memoria
➢ Procesador a memoria.- escribe un dato en la memoria.
➢ E/S al procesador.- lee datos de un dispositivo de E/S.
➢ Procesador a módulos de E/S.- envía datos al dispositivo de E/S.
➢ Memoria a E/S y viceversa.- módulo de E/S puede intercambiar
datos directamente con la memoria (DMA, Direct Memory Access).

Unidad 5: Buses del Sistema 9

 Interconexión con Buses
➢ Un bus es un camino de comunicación entre dos o más dispositivos,
es también un medio de transmisión compartido.
➢ Cualquier señal transmitida por un dispositivo está disponible para
que los otros dispositivos conectados al bus puedan acceder a ella;
sin embargo solo un dispositivo puede transmitir con éxito en un
momento dado.
➢ Un bus está constituido por varios caminos de comunicación (líneas).
Cada línea es capaz de transmitir señales binarias. Se pueden utilizar
varias líneas del bus para transmitir simultáneamente (en paralelo).
Por ejemplo, un dato de 8 bits puede transmitirse mediante ocho
líneas del bus.
➢ El bus que conecta los componentes principales del computador
(procesador, memoria, E/S) se denomina bus del sistema.

Unidad 5: Buses del Sistema 10

 Interconexión con Buses
Estructura del Bus del sistema
➢ El bus del sistema tiene entre cincuenta y cien líneas. A cada línea se le
asigna un significado o una función particular.
➢ Se puede clasificar en 3 grupos: control, dirección y datos. Además
pueden existir líneas de alimentación.

Unidad 5: Buses del Sistema 11

 Interconexión con Buses

➢ Línea de datos: conjunto de líneas para transmitir datos entre los módulos
del sistema. El bus de datos puede incluir entre 32 y cientos de líneas
(anchura del bus). Cada línea solo puede transportar un bit cada vez, el
número de líneas determina cuántos bits se pueden transferir al mismo
tiempo. La anchura del bus es un factor clave. Ejemplo anchura de 8 bits
con instrucciones de 16 bits (procesador acceder dos veces).
➢ Líneas de dirección: se utilizan para designar la fuente o el destino del dato
situado en el bus de datos o para direccionar los puertos de E/S (sitúa la
dirección de la palabra deseada en las líneas de direcciones). Los bits de
orden más alto se utilizan para seleccionar un puerto de E/S dentro de un
módulo y los más bajos para una posición de memoria.

Unidad 5: Buses del Sistema 12

 Línea de Dirección

Posición de Memoria

Puertos

➢ Los bits más altos relacionados a módulos o puertos de E/S.

➢ Los bits más bajos para posiciones de memoria.
➢ Ejemplo: bus de 8 bit:
Superior a 10000000 puertos de E/S
Inferior a 01111111 posiciones de memoria

Unidad 5: Buses del Sistema 13

 Interconexión con Buses
Líneas de control: controlar el acceso y el uso de las líneas de datos y de
direcciones. Las señales de control transmiten tanto órdenes como información de
temporización entre los módulos del sistema.
➢ Escritura o lectura en memoria; lectura o escritura de E/S
➢ Petición de bus.- un módulo requiere del control del bus
➢ Transferencia reconocida (Transfer Ack).- dato situado en el bus
➢ Cesión del bus (Bus grant)
➢ Solicitud de interrupción.- indica si hay una petición pendiente.
➢ Interrupción reconocida.- se ha aceptado la interrupción pendiente
➢ Señal de reloj.- sincronizar operaciones
➢ Inicio (reset).- coloca los módulos conectados en su estado inicial

Unidad 5: Buses del Sistema 14

 Interconexión con Buses

Funcionamiento del bus:

➢ Si un módulo desea enviar un dato a otro debe hacer dos cosas: (1) obtener el
uso del bus y (2) transferir el dato a través del bus.
➢ Si un módulo desea pedir un dato a otro módulo, debe (1) obtener el uso del
bus y (2) transferir la petición al otro módulo mediante las líneas de control y
dirección apropiadas (Esperar a que el segundo módulo envíe el dato)
➢ Físicamente, el bus de sistema es un conjunto de conductores eléctricos
paralelos, los cuales son líneas de metal grabadas en una tarjeta. Los
componentes se conectan a alguna (o todas las líneas del bus).

Unidad 5: Buses del Sistema 15

 Interconexión con Buses

➢ Dos columnas verticales de

conductores.
➢ Existen puntos de interconexión
en formas de ranuras (slots).
➢ El sistema completo se introduce
dentro de un chasis.
➢ Los sistemas actuales tienen sus
componentes principales en la
misma tarjeta.

Unidad 5: Buses del Sistema 16

 Interconexión con Buses
➢ Relación Física

Unidad 5: Buses del Sistema 17

 Jerarquía y
Topología de Buses

Unidad 5: Buses del Sistema 18

 Jerarquía y Topología de Buses

- Si se conecta un gran número de dispositivos al bus, las prestaciones

pueden disminuir. Hay dos causas principales:
➢ A mayor cantidad de dispositivos conectados al bus, mayor es el
retardo de propagación. Si el control del bus pasa frecuentemente de
un dispositivo a otro, el retardo de propagación afecta las
prestaciones.
➢ El bus puede convertirse en un cuello de botella a medida que las
peticiones de transferencia acumuladas se aproximan a la capacidad
del bus. Solución: incrementar la velocidad o el ancho del bus.
- La mayoría de computadores utilizan varios buses organizados
jerárquicamente.

Unidad 5: Buses del Sistema 19

Jerarquía y Topología de Buses
Arquitectura
Tradicional

Unidad 5: Buses del Sistema 20

 Jerarquía y Topología de Buses
Arquitectura de Alto Rendimiento

Unidad 5: Buses del Sistema 21

 Elementos del
Diseño de un Bus

Unidad 5: Buses del Sistema 22

Elementos de un Bus

Unidad 5: Buses del Sistema 23

 Elementos de un Bus

Tipo de Bus (Dedicado y multiplexado)

➢ Línea de bus dedicada: está permanente asignada a una función o a un
subconjunto físico de componentes del computador. Ejemplo: uso de líneas
separadas para direcciones y para datos.
➢ La dedicación física se refiere al uso de múltiples buses, cada uno de los
cuales conecta solo un subconjunto de módulos. Ejemplo: Conexión de
dispositivo de E/S en un slot específico.
➢ Línea multiplexada: uso de las mismas líneas para usos diferentes.

Unidad 5: Buses del Sistema 24

 Elementos de un Bus

Método de arbitraje (Centralizado o Distribuido)

Más de un módulo puede necesitar el control del bus
➢ Centralizado: un único dispositivo hardware, denominado controlador del bus
o árbitro, es responsable de asignar tiempos en el bus.
➢ Distribuido: Cada módulo dispone de lógica para controlar el acceso y los
módulos actúan conjuntamente para compartir el bus. Se apela a la utilización
principalmente de la temporización.

Unidad 5: Buses del Sistema 25

 Elementos de un Bus
Temporización:
El término temporización hace referencia a la forma en la que se coordinan los
eventos en el bus. Los buses utilizan temporización síncrona o asíncrona.
Temporización Sincrónica
➢ La presencia de un evento en el bus está determinada por un reloj. El bus
incluye una línea de reloj a través de la que se transmite una secuencia en la
que se alternan intervalos regulares (de igual duración) un uno y un cero.
➢ Un intervalo de un 1 y un 0 se conoce como ciclo de reloj y define un intervalo
de tiempo unidad (time slot). Todos los dispositivos del bus pueden leer la
línea de reloj, y todos los eventos empiezan al principio del ciclo de reloj.
➢ Se conoce como ciclo de bus o ciclo de instrucción al tiempo requerido para
procesar una instrucción.

Unidad 5: Buses del Sistema 26

 Elementos de un Bus
Diagrama de tiempos de una
operación de lectura síncrona
➢ Todos los eventos empiezan
al principio del ciclo del reloj
➢ Algunas señales reaccionan
con un ligero retardo.
Ejemplo: los datos de lectura
fueron puestos en T2, pero
empieza en T3 por el retardo.
➢ En la escritura pone los datos
al inicio de T2

Unidad 5: Buses del Sistema 27

 Elementos de un Bus

Temporización Asincrónica
➢ Con la temporización asíncrona, la presencia de un evento en el bus es
consecuencia y depende de que se produzca un evento previo.
➢ En la figura, el procesador sitúa las señales de dirección y lectura en el bus.

Unidad 5: Buses del Sistema 28

 Elementos de un Bus

➢ Después de un breve intervalo para que las señales se estabilicen, activa la orden
de lectura, indicando la presencia de señales de dirección y control válidas.
➢ El módulo de memoria correspondiente decodifica la dirección y responde
proporcionando el dato en la línea de datos. Una vez estabilizadas las líneas de
datos, el módulo de memoria activa la línea de reconocimiento para indicar al
procesador que el dato está disponible.

Unidad 5: Buses del Sistema 29

 Elementos de un Bus

➢ La temporización síncrona es más fácil de implementar y comprobar. Sin

embargo, es menos flexible que la temporización asíncrona.
➢ Debido a que todos los dispositivos en un bus síncrono deben utilizar la misma
frecuencia de reloj, el sistema no puede aprovechar las mejoras en las
prestaciones de los dispositivos.
➢ Con la temporización asíncrona, pueden compartir el bus una mezcla de
dispositivos lentos y rápidos, utilizando tanto las tecnologías más antiguas, como
las más recientes.

Unidad 5: Buses del Sistema 30

 Elementos de un Bus

Anchura del Bus:

➢ La anchura del bus de datos afecta a las prestaciones del sistema cuanto más
ancho es el bus de datos, mayor es el número de bits que se transmiten a la vez.
➢ La anchura del bus de direcciones afecta a la capacidad del sistema: cuanto
más ancho es el bus de direcciones, mayor es el rango de posiciones a las que
se puede hacer referencia.

Unidad 5: Buses del Sistema 31

 Elementos de un Bus
Bus de Datos:
➢ Varios tipos de transferencias de datos:
Transferencias de escritura (dato de
maestro a esclavo) como de lectura
(dato de esclavo a maestro).
➢ En el caso de un bus con direcciones y
datos multiplexados, el bus se utiliza
primero para especificar la dirección y
luego para transferir el dato.
➢ En una operación de lectura,
generalmente hay un tiempo de espera
mientras el dato es captando.
➢ Tanto para la lectura como para la
escritura, puede haber también un
retardo si se necesita utilizar algún
procedimiento de arbitraje
Unidad 5: Buses del Sistema 32
 Elementos de un Bus

Tipo de Transferencia de datos:

➢ Lectura
➢ Escritura
➢ Lectura-modificación-escritura (lectura seguida de la escritura). Se usa para
proteger los recursos de memoria compartida en un sistema con
multiprogramación.
➢ Lectura-después de-escritura (escritura seguida de lectura). Se usa para
comprobar resultados

Unidad 5: Buses del Sistema 33

 Capacidad del Bus

Ancho del Bus (B):

➢ Número de líneas conductoras que lo forma. En cada línea solo puede
circular un bit. El ancho del bus lo determina el procesador.
➢ Mientras más líneas tenga el bus más datos podrá transmitir.

Unidad 5: Buses del Sistema 34

 Capacidad del Bus
➢ La capacidad de transmisión depende de 2 parámetros: La frecuencia (f)
y el ancho del bus (B)
➢ A la velocidad a la que se puede transmitir los datos por el bus de datos,
en bits por segundo (bps) o bytes por segundo (Bps), se le denomina
Ancho de Banda (AB).
AB = f x B, donde:
f: frecuencia del reloj (Hz)
B: Ancho del bus de datos (bits)
➢ El Ancho de Banda real está altamente influenciado por B y el número de
dispositivos en el bus.

Unidad 5: Buses del Sistema 35

 Capacidad del Bus

Ejemplos: Capacidad de transmisión AB:

➢ AB = f x B
1) Un bus PCI que trabaja a una frecuencia de 33MHz y que tiene un ancho
de bus de 32 bits/ciclo puede transmitir:
AB=(33Mhz * 32)=1056 Mbps = 132 MBps
2) Un bus AGPx2 que trabaja a una frecuencia de 66MHz x2 y que tiene un
ancho de bus de 32 bits puede transmitir:
AB=(132Mhz * 32)=4224 Mbps = 528 MBps

Unidad 5: Buses del Sistema 36

 Capacidad del Bus

Frecuencia del Bus

➢ Se define como el numero de ciclos por segundo.

➢ Cuanto mayor sea la frecuencia del bus mas rápida será la transmisión de datos.

Velocidad interna y velocidad externa de una computadora.

➢ La velocidad interna es la velocidad a la que trabaja el procesador.

➢ La velocidad externa es la velocidad a la que trabaja el bus del sistema, es

decir, la velocidad a la que se comunica el procesador con la placa base.
Velocidades típicas son: 100, 133, 266, 400, 800 MHz.

➢ De estos dos conceptos de deriva el concepto de multiplicador .

Unidad 5: Buses del Sistema 37

 Capacidad del Bus

Multiplicador
➢ Es la relación que existe entre la velocidad interna y externa.
➢ Multiplicador = velocidad interna / velocidad externa
➢ Ejemplo: un Pentium 4 a 3200 MHz en una placa base con un bus de
sistema de 800 MHz tiene un multiplicador de 4x.
4x = 3200 / 800
➢ AB = f x B
➢ Ciclo de reloj: CT=1/f

Unidad 5: Buses del Sistema 38

 Buses de E/S

Unidad 5: Buses del Sistema 39

 Buses de E/S
Tipos de Buses:
➢ ISA
➢ Micro-Channel Architecture (MCA)
➢ EISA
➢ VESA
➢ PCI
➢ AGP
➢ PCI Express
➢ FireWire (IEEE-1394)
➢ Universal Serial Bus (USB)

Unidad 5: Buses del Sistema 40

 Interconexión
Punto a Punto

Unidad 5: Buses del Sistema 41

 Interconexión Punto a Punto
➢ La arquitectura compartida de bus, fue el enfoque utilizado para la
interconexión entre el procesador y otros componentes (memoria, módulos
I/O, etc).
➢ Los sistemas actuales confían más en la Interconexión Punto a Punto antes
que en la conexión compartida de buses.
➢ La principal razón fue las restricciones eléctricas al incrementarse la
frecuencia de buses sincrónicos amplios.
➢ Cuanto más alta es la tasa de transmisión de datos, más difícil es ejecutar
las funciones de sincronización y de arbitraje.
➢ Con el uso de múltiples procesadores se dificulta el poder incrementar la
tasa de transmisión y reducir la latencia del bus.
➢ Ejemplo de Interconexión Punto a Punto: QPI (QuickPath Interconnect)

Unidad 5: Buses del Sistema 42

 Interconexión Punto a Punto

Características QPI
➢ Múltiples conexiones directas.- múltiples componentes se conectan
directamente con otros componentes.
➢ Arquitectura de capas de protocolo
➢ Transferencia de datos en paquetes.- la información no se envía como datos
en bruto, más bien como una secuencia de paquetes (cabecera, control de
errores).

Unidad 5: Buses del Sistema 43

 Interconexión Punto a Punto
QPI en un computador multicore
➢ Los enlaces QPI (color verde) permiten el
envío de datos a través de la red. La
conexión se establece entre cada par de
procesadores.
➢ QPI se usa también para la conexión a un
módulo de E/S (I/O Hub). IOH actúa
como un switch.
➢ En sistemas actuales la conexión de IOH
y el controlador de dispositivos de E/S
utiliza la tecnología PCIe.
➢ QPI esta definida como una arquitectura
de protocolo a nivel de capa 4 (física,
enlace, routing, protocolo)

Unidad 5: Buses del Sistema 44

 Interconexión Punto a Punto

QPI: Arquitectura de 4 capas

➢ Física: consiste de lo cables que llevan las señales, así como de la circuitería y
la lógica. La unidad de transferencia es de 20 bits (Phit).
➢ Enlace.- responsable por la confiabilidad de la transmisión. Unidad: 80 bit Flit
➢ Routing.- direcciona los paquetes
➢ Protocolo.- conjunto de reglas de alto nivel para el intercambio de paquetes

Unidad 5: Buses del Sistema 45

 Interconexión Punto a Punto

Arquitectura Física de un puerto QPI

➢ El puerto QPI consiste de 84 enlaces individuales. Cada “camino de dato” consiste de un par
(lane) de cables que transmiten datos bit a bit cada tiempo.
➢ Existen 20 líneas en cada dirección (transmisión, recepción) más una línea de reloj en cada
dirección. QPI es capaz de transmitir 20 bits en paralelo (Phit).
➢ La velocidad típica de transmisión de los enlaces es de 6,4GT/s (transferencias por segundo)

Unidad 5: Buses del Sistema 46

 PCI Express

Unidad 5: Buses del Sistema 47

 PCI

➢ Intel empezó a trabajar en el PCI ((Peripheral Component Interconnect) en

1990 pensando en sus sistemas Pentium. Luego Intel cedió sus patentes al
dominio público y promovió la creación de una asociación industrial, la PCI
SIG, para continuar el desarrollo y mantener la compatibilidad.
➢ El resultado: PCI ha sido ampliamente adoptado y se está incrementando su
uso en los computadores personales, estaciones de trabajo, y servidores.
➢ Puesto que las especificaciones son de dominio público, los productos PCI
fabricados por compañías diferentes son compatibles.

Unidad 5: Buses del Sistema 48

 PCI
➢ El bus PCI es un bus de ancho de banda elevado, independiente del
procesador, que se puede utilizar como bus de periféricos o para una
arquitectura de entreplanta.
➢ PCI proporciona prestaciones para los subsistemas de I/O de alta velocidad
(ejm: adaptadores gráficos, controladores de interfaz de red, los controladores
de disco).
➢ El estándar actual permite el uso de hasta 64 líneas de datos a 66 MHz, para
una velocidad de transferencia de 528 MBps, o 4224 Gbps.
➢ El PCI ha sido diseñado específicamente para ajustarse, económicamente a los
requisitos de I/O de los sistemas actuales; se implementa con muy pocos
circuitos integrados y permite que otros buses se conecten al bus PCI.
➢ Utiliza temporización síncrona y un esquema de arbitraje centralizado.

Unidad 5: Buses del Sistema 49

 PCI Express

PCI Express
➢ PCI Express, al igual que QPI, es una interconexión punto a punto que intenta
reemplazar a su antecesor PCI.
➢ PCIe soporta las necesidades de alta capacidad de transferencia de datos de los
dispositivos E/S (Ejemplo: Gigabit Ethernet)
➢ Soporte para la transmisión en tiempo real de audio y vídeo. En la transmisión
o flujo de datos en tiempo real, los errores en la transmisión deben ser mínimos
debido a que no se puede retransmitir de los paquetes o tramas.

Unidad 5: Buses del Sistema 50

 PCI Express
PCI Express

Unidad 5: Buses del Sistema 51

 PCI Express

Capas del Protocolo PCIe

➢ Física.- cables que transmiten las señales físicas (0s y 1s).
➢ Enlace de datos.- responsable de liberar la transmisión y el control del flujo de
las señales.
➢ Transacción.- capa de software. Genera los paquetes de datos utilizados para la
transmisión, mecanismos para la carga, almacenamiento y control del flujo.

Unidad 5: Buses del Sistema 52

 PCI Express

Capas Física PCIe

Cada carril físico de datos está esperando(buffer) y procesador 16 bytes o 128 bits
al mismo tiempo

Unidad 5: Buses del Sistema 53

 PCI Express

Unidad 5: Buses del Sistema 54

 Chipset

• Un chipset es el conjunto de circuitos integrados

diseñados como parte integral de esa arquitectura.

• Sirven de puente de comunicación con el resto de

componentes de la placa, como son la memoria, las
tarjetas de expansión, los puertos USB, ratón,
teclado, etc.

Unidad 5: Buses del Sistema

 lorena.barona@epn.edu.ec
Ph.D. Lorena Isabel Barona López
Facultad de Sistemas. Sala de Profesores

Unidad 5: Buses del Sistema 56