PRÁCTICA 6.

Sistemas Combinacionales integrados

Nombre y Apellidos
Adrián Yánez Suárez

DIA
13/05/21 HORA
10:00-
12:00
GRUPO
Ing. PAR/IMPAR
Química Pares
ind.
 Práctica 6: Sistemas Combinacionales Integrados

PARA RELLENAR ESTE DOCUMENTO SE RECOMIENDA EL USO DEL ADOBE ACROBAT (READER)

Objetivos
El progreso de la tecnología electrónica permitió en la década de los años 1960-70, el que en un solo
circuito integrado (chip) se incluyeran muchas funciones lógicas formadas por un número
considerable de puertas lógicas básicas (nand, not, nor). La utilización de estos elementos permite
reducir el número de elementos, disminuye el tiempo de diseño y mejora la respuesta del mismo
frente al ruido.
Entre los circuitos integrados combinacionales más habituales nos encontramos con los
multiplexores, decodificadores y comparadores (circuitos lógicos combinacionales) y con el sumador
(circuito aritmético combinacional). Dicha circuitería es la base de los microprocesadores que se usan
en los smartphones, videojuegos, ordenadores, lavadoras, monitores, sistemas automáticos de
control industrial, centralitas de automóviles, etc.
Con la realización de esta práctica se propone el uso de algunos de estos circuitos y la consecución de
los siguientes objetivos:
• Aprender a utilizar algunos de los circuitos integrados combinacionales de uso común:
multiplexor y decodificador BCD-7 segmentos.
• Aplicar los conceptos teóricos en un problema real.
• Extraer la información necesaria del datasheet del circuito integrado para conocer y aplicar la
configuración adecuada para su funcionamiento.
• Que el estudiante utilice el simulador electrónico para circuitos digitales.

Material necesario:
1 74LS157 (multiplexor 2-1 de 4 bits)
x 74LS00 (Circuito con 4 Puertas NAND de dos entradas)
x 74LS04 (Circuito con 6 Puertas NOT)

2
 Práctica 6: Sistemas Combinacionales Integrados

PARTE I. Cálculos teóricos

Decodificador BCD a 7 segmentos 74LS47
Se dispone del Decodificador BCD a 7 segmentos 74LS47 con las siguientes conexiones (ver Figura 1):
• 4 entradas de datos, que corresponde al dígito BCD de entrada:
o [A, B, C, D]
• 7 salidas activas a nivel bajo:
o [𝑎�, 𝑏� , 𝑐̅, 𝑑̅, 𝑒̅ , 𝑓𝑓̅, 𝑔̅ ]
• 3 entradas de control, activas a nivel bajo, de 1 bit cada una.
o BI/RBO (Blanking Input/Ripple Blanking Output): Siempre permanece en estado alto (1),
a menos que RBI, A, B, C y D estén es estado bajo, de este modo, BI/RBO también pasará
a estado bajo. Al aplicarle directamente un estado bajo, sin importar el estado de las
demás entradas, apagará los segmentos del display.
o RBI (Ripple Blanking Input): Cuando todas nuestras entradas se encuentran en estado
lógico O y manteniendo LT en 1, al poner el pin RBI en O este apagará todo el display, por
tanto, en algunos casos podemos usarlo para suprimir el cero cuando no hace falta C
mostrarlo.
o LT (Lamp Test): Poniendo en estado Lógico 0 este pin y manteniendo BI/RBO en 1, el
decodificador encenderá todos los segmentos del display (sin importar el valor que este
en las entradas A, B, C y D), es una forma de probar que ninguno se encuentre dañado.
• Alimentación:
o VCC
o GND

(a) (b)
Figura 1. Diagrama de conexión (a) y símbolo lógico (b) del Decodificador BCD a 7 segmentos
74LS47

3
 Práctica 6: Sistemas Combinacionales Integrados

1) Consultando tabla de verdad (TRUTH TABLE) de la hoja de datos (datasheet) del 74LS47, ¿qué
efecto produce sobre el display que la entrada de control LT esté a un nivel lógico bajo?

Según el Datasheet, si aplicamos un valor bajo a la entrada de control “LT” se obtiene que todas las salidas de
segmenso son activas a nivel bajo.

2) Consultando tabla de verdad (TRUTH TABLE) de la hoja de datos (datasheet) del 74LS47, ¿ qué
efecto produce sobre el display que la entrada de control BI/RBO esté a un nivel lógico bajo?

De acuerdo con el Datasheet, cunado se aplica un nivel lógico bajo a la entrada de control (BI/RBO), todas las
salidas de segmento son altas independientemente del nivel de cualquier otra entrada.

3) ¿Qué diferencia hay entre los Displays de 7 segmentos de ánodo común y los de cátodo común?
¿Cuál de ellos es el más idóneo para el 74LS47?

→El display de cátodo común es aquel que tiene el pin común conectado a los negativos de los LED’s (cátodo), por
tanto, este tipo de display se «controla» con ¨1¨ s lógicos o con voltaje positivo(+).
→El display de ánodo común es el que tiene sus ánodos conectados al mismo punto y en este caso es controlado
por ¨0¨ s lógicos o tierra, es decir, el microcontrolador o MCU, FPGA o microprocesador, le asigna a cada segmento
un cero.
→En este caso utilizaremos el display de ánodo común donde utilizaremos ¨0¨ lógicos o ¨tierra¨ para activar los
leds que estarán conectados a una fuente de 5 voltios.

4
 Práctica 6: Sistemas Combinacionales Integrados

Multiplexor 74LS157 de 4 bits con dos entradas

Por otro lado, se dispone del multiplexor 74LS157 de dos entradas con las siguientes conexiones (ver
Figura 2):
• Dos entradas de datos de 4 bits cada una de ellas:
o [A1, A2, A3, A4]
o [B1, B2, B3, B4]
• Una salida de datos de 4 bits:
o [Y1, Y2, Y3, Y4]
• Dos entradas de control de 1 bit cada una:
o Selección (SELECT-S): Saca a la salida Y la entrada A o B
o Habilitador (STROBE -G), activo a nivel bajo.
• Alimentación:
o VCC
o GND

(a) (b)
Figura 2. Diagrama de conexión (a) y símbolo lógico (b) del multiplexor de 4 bits con dos
entradas 74LS157

5
 Práctica 6: Sistemas Combinacionales Integrados

4) Consultando el datasheet del 74LS157, ¿a qué nivel lógico debe estar la entrada de habilitación
(STROBE -G) para que el multiplexor pueda realizar su función?

Tiene que estar a un nivel lógico High para que el multiplexor pueda realizar su función.

5) Consultando el datasheet del 74LS157, ¿a qué nivel lógico debe estar la entrada de selección para
que en la salida de datos se tenga el valor de la entrada A?

Tiene que estar a un nivel lógico Low para que el valor de selección sea el mismo que el valor de A.

6) Consultando el datasheet del 74LS157, ¿a qué nivel lógico debe estar la entrada de selección para
que en la salida de datos se tenga el valor de la entrada B?

Tiene que estar a un nivel lógico Highpara que el valor de selección sea el mismo que el valor de B.

6
 Práctica 6: Sistemas Combinacionales Integrados

7) Diseño con multiplexor 1 (la calificación máxima de la práctica será de 6 puntos)

Especificaciones de Funcionamiento:
• Visualizar en un display BCD de 7 segmentos las entradas A y B del multiplexor. Las entradas al
multiplexor son números de 4 bits en binario natural.
• No se debe dejar “al aire” ninguna entrada de los circuitos integrados utilizados.
8) Diseño con multiplexor 2 (la calificación máxima de la práctica será de 10 puntos)
Especificaciones de Funcionamiento:
• Visualizar en un display BCD de 7 segmentos las entradas A y B del multiplexor. Las entradas al
multiplexor son números de 4 bits en binario natural.
• No queremos visualizar (en el display) representaciones de bits de entrada (A o B) superior a 9.
El display se deberá apagar con la lógica adicional que el estudiante considere en estas
circunstancias.
• La lógica utilizada se deber minimizar tanto en puertas lógicas como en el número de integrados
utilizados.
• No se debe dejar “al aire” ninguna entrada de los circuitos integrados utilizados.
Explique la función lógica que va a utilizar

𝐴2 ·𝐴3 00 01 11 10
𝐴2 ·𝐴3

00 0 0 1 0

01 0 0 1 0

11 0 0 1 1

10 0 0 1 1

A4 A3 + A4 A2 = ((A4 A3 + A4 A2)’)’ = ((A4 A3)’ (A4 A2)’)’

Esta función es la que no queremos ya que va a hacer que se apague el display, por lo tanto vamos a
negarlo a todo atravez de una (puerta NOT).
La función resultante: (((A4 A3)’ (A4 A2)’)’)’.
Como podemos observar la puerta A1 nos da igual si está activa o no.

7
 Práctica 6: Sistemas Combinacionales Integrados

PARTE II. Simulación

Para la localización de los componentes (muliplexor y decodificador) se aconseja su búsqueda en la
biblioteca “Digital byNumber”:

Para el display de ánodo común:

El componente LogicSwitch se utiliza para dar los niveles lógicos “1” y “0” a las variables de entrada.

8
 Práctica 6: Sistemas Combinacionales Integrados

9) Completar el conexionado del esquema de forma que cumpla con las especificaciones de
funcionamiento descritas en el apartado 7). Simular el circuito utilizando las puertas que considere
necesarias. Nombrar el fichero como display.ckt y subirlo al campus virtual.

10) Completar el conexionado del esquema de forma que cumpla con las especificaciones de
funcionamiento descritas en el apartado 8). Simular el circuito utilizando las puertas que considere
necesarias. Nombrar el fichero como display_segundaparte.ckt y subirlo al campus virtual.

NOTA: Se ha utilizado la simbología disponible en el simulador CircuitMaker para la elaboración del

esquema, existiendo algunas diferencias en cuanto a los nombres utilizados para las entradas de datos
o de control en el mutiplexor y en el decodificador respecto a lo que aparece en los respectivos
datasheets.

9
 Práctica 6: Sistemas Combinacionales Integrados

• En el multiplexor 74LS157:
o Entradas [A4 – A3 – A2 – A1] = [I0d – I0c – I0b – I0a]
o Entradas [B4 – B3 – B2 – B1] = [I1d – I1c – I1b – I1a]
o Entrada de habilitación (strobe) = E
• En el decodificador 74LS47:
o Entrada LT = test
o Entrada BI/RBO = RBO
o Entrada RBI = RBI

Fig. 1 Placa protoboard con placa de circuito impreso 7447 con display BCD 7-segmentos

10
 Práctica 6: Sistemas Combinacionales Integrados

PARTE III. Montaje en protoboard y medidas

I. Implementar el circuito del diseño del apartado 9) en la placa protoboard (el laboratorio entrega
una placa con la conexión 7447 al display Fig. 1)
Comprobar su funcionamiento y completar la tabla.

A B Select DISPLAY

0000 0011 0 0

0000 0011 1 3

0101 1100 0 5

0101 1100 1 U

1001 0111 0 9

1001 0111 1 7

II. Avisar para corregir

11
 Práctica 6: Sistemas Combinacionales Integrados

III. Implementar el circuito del diseño del apartado 10) en la placa protoboard (el laboratorio entrega
una placa con la conexión 7447 display Fig. 1)
Comprobar su funcionamiento y completar la tabla.

A B Select DISPLAY

0000 0011 0 0

0000 0011 1 3

0101 1100 0 5

0101 1100 1 OFF

1001 0111 0 9

1001 0111 1 7

IV. Avisar para corregir

12