Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 39 vistas

    Reporte Practica 2 (Final)

    Cargado por

    Isaac Luna
    Este documento describe una práctica en la que se simulan e implementan compuertas lógicas como AND, OR, NOR, NAND y XOR en una tarjeta FPGA utilizando el software ISE Project Navigator. Primero se crean y simulan las compuertas usando código VHDL en una máquina virtual, luego se programa la tarjeta FPGA conectada a la computadora y se comprueba que los resultados coinciden con las tablas de verdad de cada compuerta.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Reporte Practica 2 (Final)

    Cargado por

    Isaac Luna
    39 vistas4 páginas
    Este documento describe una práctica en la que se simulan e implementan compuertas lógicas como AND, OR, NOR, NAND y XOR en una tarjeta FPGA utilizando el software ISE Project Navigator. Primero se crean y simulan las compuertas usando código VHDL en una máquina virtual, luego se programa la tarjeta FPGA conectada a la computadora y se comprueba que los resultados coinciden con las tablas de verdad de cada compuerta.

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe una práctica en la que se simulan e implementan compuertas lógicas como AND, OR, NOR, NAND y XOR en una tarjeta FPGA utilizando el software ISE Project Navigator. Primero se crean y simulan las compuertas usando código VHDL en una máquina virtual, luego se programa la tarjeta FPGA conectada a la computadora y se comprueba que los resultados coinciden con las tablas de verdad de cada compuerta.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    39 vistas4 páginas

    Reporte Practica 2 (Final)

    Cargado por

    Isaac Luna
    Este documento describe una práctica en la que se simulan e implementan compuertas lógicas como AND, OR, NOR, NAND y XOR en una tarjeta FPGA utilizando el software ISE Project Navigator. Primero se crean y simulan las compuertas usando código VHDL en una máquina virtual, luego se programa la tarjeta FPGA conectada a la computadora y se comprueba que los resultados coinciden con las tablas de verdad de cada compuerta.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 4

    1

    Practica 2: Simulación e implementación de las


    compuertas lógicas en el FPGA (18 octubre 2022)

    Emanuel Sandoval Muñoz

    Gerardo Isaac Luna Rodarte


    especificación de la funcionalidad de un circuito utilizando
    Resumen— En esta práctica comprobamos el funcionamiento formas familiares a los lenguajes de programación. La misión
    lógico de las compuertas OR, NOR, NAND y XOR, creando una más importante de un lenguaje de descripción HW es que sea
    máquina virtual con el software ISE Project Navigator en el cual capaz de simular perfectamente el comportamiento lógico de
    simulamos y programamos en un lenguaje VHDL los puertos de un circuito sin que el programador necesite imponer
    entradas y salidas de las compuertas utilizando los datos de las restricciones.
    tablas de verdad. Una vez simulado el funcionamiento en el
    software, pasamos a comprobarlo en una tarjeta FPGA, utilizando
    la misma programación, pero esta vez cargando el programa en la La tarjeta que utilizamos fue FPGA Spartan 3, esta se
    ya mencionada tarjeta, la cual conectamos por medio de un USB a programa por medio de la carga de los datos de configuración
    nuestras computadoras, ahora las entradas serian controladas por en celdas de memoria estática, las que colectivamente
    interruptores de la tarjeta y las salidas serian mostradas por un controlan todos los elementos funcionales y los recursos de
    led. interconexión.

    I. INTRODUCCIÓN
    Nosotros ya conocemos el funcionamiento teórico de la II. DESARROLLO DE LA PRACTICA
    compuertas: A) Primera parte
    AND OR NOR
    En el Software Xilinx se crearon en una maquina virtual y un
    proyecto con el nombre de Practica1, agregamos el código
    para el diseño de una compuerta AND de dos entradas A y B y
    salida X es:

    X <= A AND B;
    NAND XOR

    Sin embargo, en esta practica trabajamos con algo hasta antes Imagen 1. Codigo AND
    desconocido que es el software ISE Project Navigator: El
    paquete ISE de Xilinx es un software de diseño para FPGA y
    CPLD. Permite simulación HDL, implementación, ajuste de Se dio los valores de las entradas A y B que indicaba la
    dispositivos y programación JTAG. El “Project Navigator” es
    practica.
    la herramienta integradora de ISE. Constituye un entorno de
    trabajo desde el que se puede llamar a todas las utilidades.

    El lenguaje con el que programamos en este software es


    VHDL que es uno de los lenguajes de síntesis que se
    desarrolló a partir de los lenguajes de modelado y simulación
    lógica. El significado de las siglas VHDL es “Very High
    Speed Integrated Circuit Hardware Description Language”
    (Lenguaje de Descripción de Hardware para Circuitos
    Integrados de Muy Alta Velocidad). En particular VHDL
    permite tanto una descripción de la estructura del circuito
    (descripción a partir de subcircuitos más sencillos), como la
    2

    Imagen 2. Valores de entrada


    Despues se ejecuto la simulación. Las subidas muesrtran los Se hizo lo mismo para que cuando A y B estuvieran en alto
    valores de 1, mientras que las bajadas rectas son los 0. prendia el LED (F12).

    Imagen 3. Simulacion de AND

    Se creo un archivo “.ucf”. donde se asignaron las entradas y


    salida, Una vez que generamos el archivo asignamos las Imagen 7. Salida 1(led prendidido) para A(alto) y B(alto).
    entradas y salidas de los componentes de la FPGA.

    B) Segunda parte

    Para programar las compuertas OR, NOR, NAND Y XOR


    utilizamos lo mismo que en la primera parte, solamente que
    Imagen 4. Asignacion de Entradas y Salidas en FPGA. ahora se utilizaron 4 salidas.
    A y B son nuestras entradas mientras que, W la salida de la
    Despues conectamos la FPGA Spartan 3E al gabinete para compuerta OR, X la salida de la compuerta NOR, Y la salida
    poder descargar el archivo y poder progamar. de la compuerta NAND y Z la salida de la compuerta XOR.

    Imagen 5. Carga del programa en FPGA

    Se comprobo AND con las compuertas que asignamos,


    pusimos en alto la entrada A (L13) y en bajo la entrada B
    (L14) para verificar que no prendiera el led de la salida X Imagen 8. Codigo para OR, NOR, NAND, XOR.
    (“L12”).
    Despues simulamos el programa en el ISim y asignamos
    señales de reloj a cada entrada.

    Entrada A Entrada B

    Imagen 6. Salida 0 (led apagado) para entrada A(alto) y


    B(bajo).

    Imagen 9 y 10. Valores de entrada.


    3

    Imagen 14. Simulacion NAND y XOR (Entradas A=1 B=0)


    Una vez que la simulación coincidia con las tabla de verdad de
    las compuertas, asginamos los switch y led que tendrían
    nuestras entradas y salidas.
    • Para A se asignó el SWITCH L13
    • Para B se asignó el SWITCH L14
    • Para W se asignó el LED F11
    • Para X se asignó el LED E11
    • Para Y se asignó el LED E12
    • Para Z se asignó el LED F12
    •

    Imagen 11. Simulacion OR (Entradas A=0 B=1).

    Imagen 15. Asignacion de Entradas y Salidas en FPGA.

    Después conectamos la tarjeta FPGA a la computadora para


    poder generar y descargar el archivo .bit y asi cargar la
    programacion en la tarjeta.

    Imagen 12. Simulacion OR (Entradas A=1 B=1).

    Imagen 16. Carga del programa en FPGA.

    Comprobamos que los resultados coincidan con las tablas de


    verdad de las compuertas.

    Imagen 13. Simulacion NOR y NAND (Entradas A=0 B=0)

    Imagen 17. Entradas A=0 B=0

    Imagen 18. Entradas A=0 B=1


    4

    Imagen 19. Entradas A=1 B=0

    Imagen 20. Entradas A=1 B=1

    III. CONCLUSIONES
    Gerardo Isaac Luna Rodarte

    Al principio nos costó un poco seguir los pasos para la


    creación de los archivos e instrucciones para utilizar el
    programa, ya que en el laboratorio tuvimos que cambiar de
    tarjeta 2 veces, debido a que la primera sesión no alcanzamos
    FPGA y utilizamos otra tarjeta, sin embargo, no pudimos
    terminar, por lo que continuamos en horas extra-clase ahora
    con la FPGA Spartan 3E desde cero.

    La finalidad de esta práctica la cumplimos de manera exitosa


    ya que aprendimos algo básico de como utilizar las tarjetas
    FPGA y también observamos una manera mas de comprobar
    el funcionamiento lógico de las compuertas que estamos
    estudiando a lo largo del curso. Además, el utilizar una
    máquina virtual es un concepto que ya habíamos escuchado,
    pero no utilizado de una manera practica como la de esta
    ocasión. Algo que nos mucho llamó la atención fue el lenguaje
    VHDL ya que es un lenguaje donde se debe pensar en puertas
    y biestables, no en variables y funciones.

    Emanuel Sandoval Muñoz

    La implementación de la maquina virtual Xilinx y la tarjeta


    FPGA Spartan 3E, me permitió aprender y comprobar el
    funcionamiento de algunas compuertas lógicas. Para el
    desarrollo de las compuertas lógicas se utilizó una
    programación de tipo VHDL, ya en esta programación
    aprendimos el tipo de sintaxis y la forma de comprobar el
    código, además, con algunas opciones que tiene la plataforma
    Xilinx se desarrolló una simulación del comportamiento
    lógico y posteriormente, desarrollamos una programación para
    la tarjeta FPGA Spartan 3E, donde comprobamos el
    funcionamiento ya antes simulado.

    También podría gustarte

    pFad - Phonifier reborn

    Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

    Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.


    Alternative Proxies:

    Alternative Proxy

    pFad Proxy

    pFad v3 Proxy

    pFad v4 Proxy