Señales Diitales y Analogicas

5.
Decodificadores
La función de un decodificador es la siguiente: ante una combinación concreta binaria

de entrada (correspondiente a una combinación de algún código binario), activar una
salida correspondiente al número que identifica esa combiación.
5.1. Diseño
Veamos el diseño para dos decodificadores básicos:
Decodificador BCD a decimal = Decodificador de 4 a 10 líneas
Las combinaciones de entrada se corresponden con las combinaciones para un dígito del
código BCD. Por lo tanto, el circuito dispondrá de cuatro bits de entrada y 10 bits de
salida. La table de verdad correspondiente se muestra en la Tabla 27. En ella, se han
representado las salidas activas a nivel bajo y no aparecen las combinaciones de entrada
correspondientes a los valores entre 11 y 15 puesto que no se pueden.
Tabla de verdad
Entradas Salidas
A3 A2 A1 A0 0123456789
0 0 0 0 0111111111
0 0 0 1 1011111111
0 0 1 0 1101111111
0 0 1 1 1110111111
0 1 0 0 1111011111
0 1 0 1 1111101111
0 1 1 0 1111110111
0 1 1 1 1111111011
1 0 0 0 1111111101
1 0 0 1 1111111110
Tabla 27
Las funciones lógicas obteniedas a partir de la tabla de verdad son:
Salida _=
0 A3 A2 A1 A=
0 m=
0 M0
= A3 A2 A1 A=
Salida _1 0 m=
1 M1
....
Electrónica Digital. Tema 4. - 160 -

El circuito correspondiente a las funciones ógicas es el representado en la Figura 97
Figura 97
Decodificador de 4 a 16 líneas:
En este caso, las combinaciones de entrada se corresponden con el código binario
natural, es decir, cuatro bits de entrada y por lo tanto, 16 bits de salida. Si las salidas se
toman activas a baja, la tabla de verdad será la siguiente.
Tabla de Verdad

5.2. Circuitos comerciales: 7442 y74154
El encapsulado correspondiente al circuito integrado 74154 se muestra en la Figura 98 y
el diagrama lógico se puede analizar en la Figura 99. Las entradas de que dispone le
circuito integrado son seis, cuatro correspondientes al número a decodificar y otras dos
para activar el circuito. Las salidas son 16.
Figura 98
Cabe destacarla utilización de las dobles inversiones (marcado en rojo en la Figura 99).
Se utilizan para asegurar el cumplimiento de fan-out. Si no exitiese esa doble inversión,
cada entrada Ai tendría un fan-out de 7. Si esa entrada se llevara simultanemaente a otro
decodificador (es habitual la utilización de varios decodificadores para decodifcar
números mayores), el fan-out necesario ascendería a 14, corriendo el riesgo de superar
el fan-out máximo.
Figura 99

5.3. Aplicación
Un ejemplo de aplicación muy popular es la selección de entradas y salidas en las
computadoras. Las computadoras se comunican con los perifericos para enviar datos.
Para ello, previamente se debe seleccionar dicho periferico a través de un puerto de E/S
y eso se lleva a cabo mediante un decodificador tal como puede observarse en la Figura
100. Cada puerto tiene asignada una dirección (número) que lo identifica.
Figura 100

5.4. Descripción VHDL: 74138
library ieee;
use ieee.std_logic_1164.all;
entity decoder is
port(
entrada: in std_logic_vector(2 downto 0);
g1, g2: in std_logic;
salida: out std_logic_vector(7 downto 0)
);
end decoder;
1 architecture archidecoder of decoder is
2 begin
3 decoder: process (entrada,g1,g2)
4 begin
5 if g2='1' then salida<=(others=>'1');
6 elsif g2='0' and g1='0' then salida<=(others=>'1');
7 elsif g2='0' and g1='1' then
8
9 salida <= "01111111" when entrada="000" else
10 "10111111" when entrada="001" else
17 "11111111";
18 end archidecoder;

5.5. Decodificador BCD-7-Segmentos
Este tipo de decodificador tiene por entrada las combinacines asociadas al código BCD
y siete salidas para activar los segmentos de un display de 7 segmentos para representar
el dígito decimal correspondiente (Figura 101).
BCD/7 segmentos Display de 7 segmentos
Anodo común Cátodo común

Figura 101
Tabla de Verdad
La Tabla de Verdad correspondiente será la Tabla 28
Tabla 28
Las funciones lógicas para cada una de las salidas son:
a= A2 A0 + A2 A0 + A1 + A4
=
b A0 + A2
c = A2 + A0 + A1
d = A2 A0 + A2 A1 + A2 A1 A0 + A1 A0 + A4
e=
f =
g=

Circuito comercial: 7447
Este es un ejemplo de dispositivo MSI decodificador BCD/7segmentos. Su encapsulado
se muestra en la Figura 102
Figura 102
A parir de la tabla de verdad (Figura 103) pueden extraerse las siguientes conclusiones:
En primer lugar, las salidas son activas a nivel bajo, por lo que debe conectarse a un
display de ánodo común. En segunod lugar, cabe destacar la funcionalidad de la entrada
LT, activa a nivel bajo, para comprobar el correcto funcionamiento de los leds deñ
display. Finalmente, la entrada RBI y la terminal BI/RBO también tienen
funiconalidades específicas como es la supresión de ceros no significativos.
Figura 103

Aplicación
En la Figura 104 se presentan ejemplos de supresión de cero mediante el decodificador
BCD/7 segmentos. La clave está en que cuando el numero en BCD es el cero,
dependiendo del valor de RBI, las salidas se desactivan o generan la combinación
necesaria para mostrar el cero en el display. El pin BI/RBO se utiliza como salida y
propagador de la información sobre la supresión del cero.
Figura 104

5.6. Descripción VHDL: BCD 7/segmentos
library ieee;
use ieee.std_logic_1164.all;
entity convertidor is
port(
bcd: in bit_vector(3 downto 0);
led: out bit_vector(6 downto 0)
);
end convertidor;
1 architecture archiconv of convertidor is

2 begin
3 conv: process (bcd)
4 begin
5 case bcd is
6 when "0000" => LED <= "1111110";
7 when "0001" => LED <= "1100000";
8 when "0010" => LED <= "1011011";
9 when "0011" => LED <= "1110011";
10 when "0100" => LED <= "1100101";
11 when "0101" => LED <= "0110111";
12 when "0110" => LED <= "0111111";
13 when "0111" => LED <= "1100010";
14 when "1000" => LED <= "1111111";
15 when "1001" => LED <= "1110111";
16 when others => LED <= "0000000";
17 end case;
18 end process conv;
19 end archiconv;

5.7. Implementación de funciones con decodificadores
Los decodificadores pueden utilizarse para implementar una función lógica. Teniendo
en cuenta las ecuaciones lógicas que implementan un decodificador:
Salida _=
0 A3 A2 A1 A=
0 m=
0 M0
= A3 A2 A1 A=
Salida _1 0 m=
1 M1
....
y que una función puede expresarse como suma de minterms o producto de maxterms
f ( a, b,..., z ) = mi + m j + .... + m k
Función lógica como
suma de productos f ( a, b,..., z ) = mi .m j.....m k
Salidas del decodificador
Función lógica como f ( a, b,..., z ) = M i .M j......M k
producto de sumas
f ( a, b,..., z ) = mi .m j.....m k
Entonces se puede observar que basta con añadir a las salidas de un decodificador una
puerta NAND si se expresa mendiante minterms la función lógica o una puerta AND si
se expresa mediante maxterms la función lógica.

Señales Diitales y Analogicas

Cargado por

Copyright:

Formatos disponibles

Señales Diitales y Analogicas

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Señales Diitales y Analogicas

Cargado por

Copyright:

Formatos disponibles

5.

La función de un decodificador es la siguiente: ante una combinación concreta binaria

Electrónica Digital. Tema 4. - 160 -

Electrónica Digital. Tema 4. - 161 -

Electrónica Digital. Tema 4. - 162 -

Electrónica Digital. Tema 4. - 163 -

Electrónica Digital. Tema 4. - 164 -

BCD/7 segmentos Display de 7 segmentos

Anodo común Cátodo común

Electrónica Digital. Tema 4. - 165 -

Electrónica Digital. Tema 4. - 166 -

Electrónica Digital. Tema 4. - 167 -

1 architecture archiconv of convertidor is

Electrónica Digital. Tema 4. - 168 -

Electrónica Digital. Tema 4. - 169 -

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.