082R2F2
082R2F2
082R2F2
ITU-D/2/082(Rév.2)-F
ANNEXE 2
La mise en oeuvre des systèmes xDSL fait appel à un traitement de signal numérique et analogique
particulièrement complexe fondé sur des nouvelles technologies de circuit. Dans la présente annexe,
on essaie de décrire les fonctionnalités complexes de certains systèmes xDSL de façon simplifiée.
La connaissance des fonctions de base peut être utile pour le choix d'un système, pour la
compréhension de leurs conditions de travail et de leurs limites.
1 Technologie xDSL
Les lignes d'abonné numériques asymétriques permettent la transmission de données à haut débit
sur des câbles à paires torsadées. La Figure 1 représente le diagramme fonctionnel simplifié
décrivant de manière distincte les fonctions d'émetteur et de récepteur ADSL. Dans un terminal
ADSL (émetteur-récepteur), les fonctions d'émission et de réception sont connectées par un circuit
hybride.
L'émetteur ADSL se compose des éléments suivants:
Interface numérique
Multiplexeur (MUX)
Circuit de trame (Générateur de trame)
Mise en ordre des tonalités (Ordre des tonalités)
D'un codeur à constellation (Codeur de constellation et commande de gain)
Transformée de Fourier discrète inverse (IDFT)
Convertisseur parallèle-série (P/S)
Convertisseur numérique-analogique (N-A + filtre + amplificateur)
Interface de ligne
Le récepteur ADSL se compose des éléments suivants:
Interface de ligne
Convertisseur analogique-numérique (A-N + filtre + amplificateur ACAG)
Egaliseur dans le domaine temps (TEQ)
Transformée de Fourier discrète (DFT)
Egaliseur dans le domaine fréquence (FEQ)
Décodeur à constellation (Const. Decod.)
Régénérateur bit de tonalité
Traitement de trame (verrouillage de trame)
Demultiplexeur (DEMUX)
Interface numérique
En outre, la Figure 1.1 illustre les flux de signaux qui sont en partie numériques et en partie
analogiques et présentés en partie dans le domaine temps et en partie dans le domaine fréquence.
niveau du récepteur ADSL. Sur la base de ces mesures, le nombre admissible de bits et la puissance
d'émission requise par sous-porteuse (tonalité) sont calculés, le résultat de ces calculs est acheminé
vers l'émetteur. Sur la base de cette information, l'émetteur attribue à chaque symbole le nombre
admissible de bits et transmet la sous-fréquence avec la puissance requise. La Figure 1.5 illustre par
un exemple le nombre de bits transmis sur la base du rapport S/B reçus et montre la sélection de bits
dans une trame entrante. Un rapport S/B élevé permet la transmission de nombreux bits/tonalités.
Dans cet exemple, les bits sont sécurisés par la transmission avec entrelacement.
1.1.6 Codage à constellation
Dans ce type de codage, un certain nombre de bits par sous-symbole est codé en modulation
d'amplitude en quadrature (MAQ). A N bits par sous-symbole correspondent 2N, différents points
de constellation (appelé constellation MAQ 2N). Le nombre maximum de 15 bits/sous-symbole
offre 32 768 points de constellation. La Figure 1.6 montre en exemple les constellations 4-MAQ et
16-MAQ. La constellation 4-MAQ peut acheminer les bits 00, 01, 10 et 11 correspondant à quatre
points de constellation. Les points de constellation sont représentés sous forme de nombres
complexes. Dans l'exemple inférieur gauche de la Figure 1.6, les constellations entre {00, 01,
10, 11} correspondent au nombre complexe X1 (Re est la partie réelle et Im la partie imaginaire du
nombre complexe). Les points de constellation sont modulés avec une fréquence de sous-porteuse à
transmettre comme sous-symbole. Le signal modulé correspondant est le suivant:
S1(t) = Re{X1 exp j2fsc t }
et la modulation peut être illustrée comme la rotation de la constellation X1 avec = 2fsc (fsc =
fréquence de sous-porteuse) (voir la partie inférieure droite de la Figure 1.6). Le processus décrit du
codage de constellation est appliqué à chaque sous-porteuse.
1.1.7 Transformée de Fourier discrète inverse (IDFT)
Chacune des sous-porteuses est modulée et tous les sous-symboles résultants sont additionnés pour
obtenir un symbole DMT que l'on peut exprimer dans le domaine temps comme suit:
S(t) = Re{Xi exp j2 fsci t}, de i = 1 à N
Cette équation correspond à la définition de la transformée de Fourier discrète inverse (IDFT). Les
coefficients Xi sont déterminés pendant le processus de codage de constellation et les itérations
effectuées par la transformée IDFT se traduisent par une présentation parallèle des sous-symboles
sous forme d'échantillons numériques dans le domaine temps.
1.1.8 Convertisseur parallèle/série
Les échantillons numériques parallèles sont convertis en échantillons série. Chaque symbole DMT
est représenté par 512 échantillons, correspondant aux 256 fréquences de sous-porteuses qui
interviennent dans le transport de l'information. Un préfixe cyclique de 32 échantillons est ajouté à
ces 512 échantillons.
Le préfixe cyclique, qui n'achemine pas d'information, est ajouté au début de chaque symbole DMT.
Le préfixe cyclique sera utilisé par l'égaliseur dans le domaine temporel (TEQ, time domain
equilizer) du récepteur pour diminuer la distorsion dans le canal.
1.1.9 Convertisseur numérique-analogique
Les échantillons numériques sont convertis en signaux analogiques, qui apparaissent comme un
certain nombre de sous-fréquences parallèles, chacune étant modulée en MAQ par les fréquences
sous-porteuses. Après amplification et filtrage, les signaux analogiques sont acheminés sur la ligne
via un coupleur hybride (voir la Figure 1.8).
1.2 Récepteur
1.2.1 Convertisseur analogique-numérique
Un amplificateur à CAG est réglé pendant le processus d'initialisation. Après filtrage, les signaux
analogiques sont convertis en échantillons numériques dans le domaine temps.
1.2.2 Egaliseur dans le domaine temps
La Figure 1.7 montre un exemple d'une réponse de canal à un symbole DMT transmis conduisant à
des perturbations entre symboles DMT (partie supérieure droite de la Figure 1.7). Cette figure
illustre un processus numérique avec une présentation analogique pour faciliter la compréhension.
L'égaliseur dans le domaine temps (TEQ) abrège la durée du signal de réponse causé par la
distorsion du canal (partie inférieure gauche de la Figure). Des réponses résiduelles apparaissent
dans l'intervalle temps du préfixe cyclique placé au début de chaque symbole DMT et n'interfèrent
pas avec le processus de détection (bande de garde du préfixe cyclique). Après l'égaliseur TEQ, le
préfixe cyclique est éliminé.
1.2.3 Transformée de Fourier discrète (DFT)
La transformée DFT convertit les échantillons du domaine temps vers le domaine fréquence.
1.2.4 Egaliseur dans le domaine fréquence
L'égaliseur dans le domaine fréquence (FEQ) ajuste le gain et la phase des fréquences de
sous-porteuses entrantes pour permettre l'utilisation d'un décodeur commun.
1.2.5 Décodeur de constellation
Le décodeur élimine des constellations MAQ de chaque sous-porteuse entrante pendant un
intervalle de symboles DMT.
1.2.6 Régénérateur de bit de tonalité
Le régénérateur de bit de tonalité convertit les constellations MAQ de chaque sous-symbole en
séquences binaires disposées en trames.
1.2.7 Traitement des trames
Les signaux sont décodés en CED, désembrouillés et décodés en CRC. Pour la piste de latence, un
processus d'entrelacement inverse doit être appliqué.
1.2.8 Démultiplexeur
Le démultiplexeur distribue l'information aux canaux supports aval de réception et reçoit
l'information provenant des canaux supports amont d'émission. En outre, l'information de gestion
est distribuée.
1.3 Récepteur ADSL avec limitation d'écho
La Figure 1.8 montre le diagramme fonctionnel d'un terminal ADSL disposant d'un annuleur
d'écho. Le processus d'annulation d'écho permet l'utilisation de la même largeur de bande pour la
transmission amont et aval.
1.3.1 Egaliseur dans le domaine fréquence
L'émetteur local envoie un signal à large bande connu que le récepteur local utilise pour calculer la
réponse en fréquence de l'écho.
FIGURE 1.1
Principe de fonctionnement des émetteurs et récepteurs ADSL
FIGURE 1.2
Plan de fréquence pour l'ADSL
FIGURE 1.3
Spectre d'émission du signal de ligne
FIGURE 1.4
Supertrame ADSL et configuration de trame
FIGURE 1.5
Exemple de mise en ordre de tonalités et d'extraction de bits
FIGURE 1.6
Exemple de codage et de modulation en constellation
FIGURE 1.7
Exemple de réponse de canal avec ou sans égalisation
FIGURE 1.8
Emetteur-récepteur ADSL avec annuleur d'écho
2 Technologie SHDSL
La technologie de lignes d'abonné numériques monopaires à grand débit (SHDSL) définie dans la
Recommandation UIT-T G.991.2 permet la transmission de données à grand débit sur une ou deux
paires métalliques torsadées avec ou sans répéteur. La technologie SHDSL est un développement de
la technologie HDSL qui offre la même portée, les mêmes dégradations de boucle, la même
immunité et les mêmes services que la technologie HDSL. De plus, la technologie SHDSL permet
une diminution des coûts et offre une compatibilité avec certaines autres technologies xDSL. La
transmission T1 et E1 est possible sur environ 4 000 mètres.
Sur une paire, la HDSL accepte des débits de données allant de 192 kbit/s à 2 312 kbit/s par
incrément de 8 kbit/s. Les débits de données autorisés sont donnés par la relation suivante:
(N x 8 + I)x 8 kbit/s
N étant compris entre 3 et 36 et I entre 0 et 7. Pour N = 36, I est limité aux valeurs 0 ou 1. N et I
déterminent la charge utile et les données de préfixe.
La HDSL permet, sur deux paires, la transmission de données à des débits compris entre 384 et
4 626 kbit/s par incrément de 16 kbit/s.
La Figure 2.1 est un diagramme synoptique simplifié d'un émetteur-récepteur SHDSL dont la partie
émetteur est composée des modules suivants:
Circuits d'interface, dépendent du client et de l'application
Dispositif d'émission d'application, dépend de l'application (T1, E1, etc.)
Dispositif de mise en trame
Embrouilleur
Dispositif de codage en treillis
Précodeur
Conformateur de spectre
Convertisseur numérique/analogique et amplificateur
La partie réception se compose des modules suivants:
Amplificateur à CAG et convertisseur analogique/numérique
Egaliseur à alimentation adaptative
Dispositif de décodage de Viterbi
Désembrouilleur
Dispositif de décomposition de trame
Dispositif de réception d'application
Circuits d'interface
Les signaux d'émission et de réception sont combinés dans un coupleur hybride (H) et compensés
dans un annuleur d'écho.
2.1 Emetteur
2.1.1 Dispositif de mise en trame
Chaque trame SHDSL contient quatre blocs de charge utile (PA), quatre blocs de préfixe (OH), une
information de synchronisation de trame (FR) et une information de bourrage (ST). Chaque bloc de
charge utile contient 12 sous-blocs, chacun des sous-blocs acheminant des bits d'information
(charge utile). La longueur de la trame dépend du débit de transmission, de la structure de trame et
de l'application. Dans le mode avec réinitialisation du canal (clear channel), il n'existe pas de
relation spécifiée entre la structure des données d'utilisateur et son positionnement dans les
sous-blocs. Toute structure additionnelle des données d'utilisateur dépend des protocoles de couche
supérieure et n'est pas spécifiée par l'UIT.
La Figure 2.2 illustre un exemple d'une trame transmettant de l'information sur canal réinitialisé à
2 048 kbit/s. La trame contient les parties suivantes:
Synchronisation de trame 14 bits
Blocs de charge utile k bits k = 12(N x 8 + 1) bits
Sous-bloc de longueur ks ks = N x 8 + 1 bits
Chaque sous-bloc achemine N intervalles de temps de 8 bits (octets)
Information de préfixe 32 bits
Bits d'indication fixe, bits de canal d'exploitation intégrée (eoc)
Bits de contrôle de redondance cyclique (crc)
Information de bourrage 1 à 4 bits
Trame de longueur nominal L = 4k + 48
Trame de durée nominale 6 ms
Pour l'exemple avec N = 32 et I = 0, la longueur de trame L est égale à 12 336 bits,
y compris les 48 bits de synchronisation et les fonctions de préfixe.
2.1.2 Dispositif de codage en treillis
Le flux binaire entrant provenant de l'embrouilleur, tel que représenté à la Figure 2.3, est converti
en trois groupes de bits parallèles X0, X1 et X2. Dans le codeur convolutionnel utilisant les
principes de codage en treillis, un bit de codage redondant, représentant le bit de plus faible poids,
est ajouté. Les quatre bits résultant Y0, Y1, Y2 et Y3 sont convertis en 16 valeurs PAM possibles
(symbole). Chaque symbole apparaît comme échantillon numérique discret dans le temps.
2.1.3 Précodeur
Pour compenser la distorsion dans le canal, les signaux transmis sont précodés dans un filtre de
Tomlinson. Les coefficients du filtre sont déterminés par le récepteur durant les procédures de
démarrage et retransmis vers l'émetteur pour régler le précodeur. Les coefficients ne sont pas
changés pendant la transmission de la charge utile.
2.1.4 Dispositif de modelage du spectre
Le filtre numérique utilisé pour le conformateur de spectre peut être modifié par programmation
pour obtenir le spectre d'émission optimum pour différentes régions et différentes applications. En
Amérique du Nord, on utilise la transmission PAM avec spectre interverrouillé, ce qui conduit à des
spectres qui se chevauchent mais qui ne sont pas identiques pour les transmissions amont et aval tel
que l'illustre la Figure 2.4 (code de ligne OPTIS).
Dans le sens amont SHDSL, la limitation du spectre au-delà de 250 kHz minimise le brouillage
avec l'ADSL aval, c'est-à-dire la SHDSL et l'ADSL peuvent être utilisés sur la même boucle
d'abonné.
2.1.5 Convertisseur numérique-analogique
Les échantillons numériques discrets dans le temps (symbole) provenant du dispositif de
conformation du spectre sont convertis en signaux analogiques, amplifiés et transmis via le coupleur
hybride vers la ligne d'abonné. Le débit de symbole du signal de ligne modulé en PAM est égal
à 1/3 du débit binaire de charge utile.
2.2 Récepteur
2.2.1 Convertisseur analogique-numérique
Les signaux analogiques provenant du coupleur hybride sont échantillonnés et convertis en valeurs
numériques discrètes dans le temps pour chaque symbole.
2.2.2 Egaliseur aval à alimentation adaptative
L'égaliseur (FFE) est utilisé pour supprimer les signaux parasites intersymboles restants du flux de
données reçu. Le fonctionnement de l'égaliseur FFE est fondé sur un algorithme à valeur
quadratique moyenne et s'adapte pendant chaque symbole reçu.
2.2.3 Décodeur de Viterbi
Chaque symbole entrant sous la forme d'un signal numérique PAM est décodé dans un décodeur de
Viterbi (voir la Figure 2.5) qui se compose d'un découpeur, qui détermine X1 et X2 et un décodeur
de Viterbi détectant le bit de poids le plus faible X0. L'état du décodeur de Viterbi, jusqu'à 2 20, est
communiqué à l'émetteur lors d'une procédure de prise de contact. Une valeur type utilisée en
Amérique du Nord est de 512 états. Avec le décodeur de Viterbi, le récepteur ne détecte pas un
symbole, symbole par symbole, mais plutôt à partir d'une séquence de symboles. Analysant une
séquence de symboles, le décodeur choisit la séquence de symboles présentant la plus faible
probabilité d'erreur. En outre, les bits erronés sont récupérés en utilisant un algorithme de Viterbi à
probabilité maximale. Dans le cas d'un décodeur à 512 états, la longueur de séquence du décodeur
est d'environ 64 symboles, ce qui conduit à un temps de traitement type de 500 ps.
2.2.4 Dispositif de détramage
Après désembrouillage et verrouillage de trame, la charge utile et l'information de préfixe sont
transmises au circuit d'interface spécifique de l'application.
2.3 Procédure de démarrage
Avant la transmission de la charge utile, il est nécessaire de transmettre des séquences de
préactivation et d'activation.
2.3.1 Préactivation
La préactivation est basée sur les procédures de prise de contact définies dans la
Recommandation UIT-T G.994.1.
Pendant la phase de préactivation, des fonctions de synchronisation sont établies entre l'émetteur et
le récepteur. La Figure 2.6 montre les modules fonctionnels qui interviennent dans la phase de
préactivation.
2.3.2 Activation
La Figure 2.7 représente les modules fonctionnels qui interviennent dans l'activation. Pendant la
phase d'activation, les coefficients du précodeur sont déterminés, c'est-à-dire que l'égaliseur par
retour de décision (DFE, decision feedback equaliser) contrôle la sortie du découpeur de décisions
(Q) et identifie le bruit et les éléments perturbateurs. Le signal est retourné et soustrait du symbole
entrant suivant. L'égaliseur DFE détermine les caractéristiques d'égalisation de la ligne, c'est-à-dire
les coefficients du précodeur côté émetteur. Avant la transmission de la charge utile, l'égaliseur
DFE est déconnecté et le précodeur est connecté avec les coefficients ainsi fixés.
FIGURE 2.1
Diagramme fonctionnel simplifié d'un émetteur-récepteur SHDSL
FIGURE 2.2
Trame de réinitialisation du canal structurée en octets
FIGURE 2.3
Codeur en treillis
-30
-40
-50
-60
-70
Aval
-80
-90 Amont
-100
0 100 200 300 400 500 600 700 800 900 kHz
FIGURE 2.4
Gabarit spectral de puissance OPTIS
X0 Décodeur de Matrice de
Viterbi décision
de 512 états
X1
Découpleur Retard
X2
FIGURE 2.5
Décodeur de Viterbi
Prise de contact
G.994.1
Mode de
"1" Dispositif Conformateur
préactivation
de mappage de spectre
d'embrouilleur
2-PAM
Préactivation
FIGURE 2.6
Processus de préactivation
"1"
Mode Dispositif Conformateur
d'activation de mappage de spectre
de 2-PAM
l'embrouilleur
Mode
d'activation
Boucle d'abonné
du trameur
Egaliseur
adaptatif à Découpeur de
alimentation décision
avant
Egaliseur par
retour de
décision
FIGURE 2.7
Processus d'activation
3 Technologie HDSL
La technologie HDSL (ligne d'abonné numérique à grand débit) a été mise au point par les
laboratoires Bell de l'ATT et Bellcore en 1987. Dix ans après environ, 450 000 lignes HDSL étaient
en exploitation dans le monde entier. Il est apparu nécessaire d'utiliser la technologie HDSL lorsque
les systèmes de transmission T1/E1 étaient utilisés comme ligne privée entre le central et les locaux
de l'abonné. Cette technologie est un développement du RNIS. La Figure 3.1 représente un
diagramme fonctionnel simplifié d'un terminal HDSL avec codage 2B1Q.
Les unités de terminaison de réseau (NTU, network termination unit) et de terminaison de ligne
(LTU, line termination unit) peuvent être connectées par une, deux ou trois paires metalliques pour
s'adapter à la qualité de ligne de l'abonné, à la distance et au débit de données requis. En option, des
régénérateurs (REG) alimentés depuis les terminaux, peuvent être utilisés pour augmenter la
distance.
Un émetteur récepteur simplifié HDSL en code 2B1Q se compose des éléments suivants:
un codeur et un décodeur CRC-6
un codeur et un décodeur 2B1Q avec amplificateurs
un annuleur d'écho (EC)
un coupleur hybride (HY)
Un émetteur récepteur simplifié HDSL pour code CAP se compose des éléments suivants:
un embrouilleur et un désembrouilleur
un codeur et un décodeur en treillis
un précodeur Tomlinson
des amplificateurs
(Les principes de codage en treillis et de précodage Tomlinson sont analogues aux fonctions
correspondantes de la SHDSL)
Entre l'émetteur récepteur HDSL et l'interface client ou d'application se trouvent les unités
suivantes:
les circuits d'interface
les circuits de mise en correspondance
les circuits communs
3.1 Fonctions de mise en trame
Le flux d'informations propre à l'application au départ des interfaces client ou d'application est
contenu dans une structure de trame propre à l'application. Ainsi, un signal numérique à 2 048 bits
structuré, qui est utilisé par exemple pour un service de lignes louées, est contenu dans une trame
d'application de 32 octets apparaissant à la sortie du circuit d'interface. Dans le circuit de mappage,
l'information de charge utile et de gestion est disposée dans la trame centrale (core frame). Dans le
circuit commun, la trame centrale et les informations de gestion supplémentaires sont placées dans
une trame HDSL (pour la transmission sur une seule paire) ou deux ou trois trames HDSL parallèles
(pour la transmission sur plusieurs paires).
La Figure 3.2 illustre les différentes trames pour la transmission sur une seule paire à 2 048 kbit/s.
La trame HDSL contenant 13 920 bits est transmise nominalement pendant 6 millisecondes. La
trame achemine l'information de charge utile et de préfixe pour les fonctions suivantes:
mise en trame
gestion (par exemple perte de signal, erreur de bloc d'extrémité distante, canaux
d'exploitation intégrés CRC et indication de violation bipolaire, état de l'alimentation et des
répéteurs)
Les trames correspondantes sont normalisées pour la transmission sur plusieurs paires.
Du côté récepteur, les trames HDSL entrantes sont converties en trames centrales dans le circuit
commun, qui a pour fonction de compenser les variations de temps de transmission des trames
HDSL sur plusieurs paires et d'extraire l'information de gestion. De même, le circuit de mappage
extrait l'information de gestion et convertit les trames centrales en trames d'application pour leur
transfert vers l'interface client ou d'application.
3.2 Code de ligne
Le code 2B1Q convertit deux bits en un élément de signal quaternaire comme le montre la
Figure 3.3. Le débit en bauds sur la ligne d'abonné est égal à la moitié du débit binaire.
Deux versions de codes CAP (CAP, carrierless amplitude phase modulation: modulation
d'amplitude et de phase sans porteuse) sont utilisées:
le code 64 CAP avec des constellations de 64 signaux, chaque constellation acheminant
6 bits comme le montre la Figure 3.4;
le code 128 CAP avec des constellations à 128 signaux, chaque constellation acheminant
7 bits.
Dans l'émetteur HDSL, un bit est nécessaire pour le codage en treillis, c'est-à-dire que pour le
code 64 CAP, utilisé pour la transmission sur deux paires, on achemine 5 bits par élément de signal,
le débit en bauds est donc égal à 1/5 du débit binaire et pour le code CAP 128, utilisé pour la
transmission sur une seule paire, on achemine 6 bits par éléments de signal, le débit en bauds est
égal au sixième du débit binaire.
Le tableau ci-dessous donne la liste des différents types d'émetteur récepteur HDSL.
La Figure 3.5 montre les densités spectrales correspondant au code 2B1Q et CAP64 pour une
liaison HDSL à deux paires. Les codes CAP sont plus efficaces en termes de largeur de bande mais
plus complexes et plus vulnérables à la distorsion et aux perturbations.
Circuit
Circuit 2B
Circuit d'interf.de Code Ampl.
. mappa de CRC 1Q .
Interf. geMapp. Comm.
comm. CRC 2B Ampl.
Circ. Circ. Circ. cod. 1Q Interface de ligne
Interface d'application ou client
EC HY
Circuit de
EC HY
mappage Circuit Décod. CRC
Circuit d'interf. de 1Q Ampl.
comm. 2B
.
Interf. Mapp. Comm. CRC 1Q
.
Ampl.
+
Circ. Circ. Circ . decod 2B
Trame
Tramecentrale
HDSL
Gestion Trame d'application
. hdsl/block2m
FIGURE 3.1
Diagramme fonctionnel HDSL
Trame HDSL
14 2 3468 10 3468 10 3468 10 3468 1-4 bits
Synchronisation de trame
de sincronización Bourrage
289 bits
FIGURE 3.2
Exemple de structure de trame HDSL
FIGURE 3.3
Tableau de codage 2B/1Q
FIGURE 3.4
Tableau de codage CAP 64
Densité spectrale
HDSL 2B1Q, 2 paires, 1 168 kbit/s
HDSL CAP 64, 2 paires, 1 168 kbit/s
FIGURE 3.5
Comparaison des densités spectrales entre les codes 2B1Q et CAP 64
Références
Recommandation UIT-T de la série G.99
Paolo Rosa, ITU-T
Estandardization, Interoperabilidad y tendencias DSL
Barcelone, 26 novembre 1999
Thomas Starr e.a.
Understanding DSL Technology
Prentice Hall PTR, Upper Saddle River, NJ 07458
Thomas Starr, Ameritech/SCB
xDSL Standards
IEC T15B - 6 juin 2000 - 11-25
Walter Y. Chen
DSL Simulation Techniques and Standards
Macmillan Technical Publishing, Indianapolis, Indiana
Albin Johansson, Ericsson Telecom
ADSL-Lite - The broadband enabler for the mass market
Ericsson Review, No 4, 1998
Jim Quilici, Level One Communications
An HDSL2 Primer
http://www.csdmag.com/main/1999/08/9908hdsl1.ht
ANNEXE 3
1 Introduction
Les possibilités d'application des systèmes xDSL dépendent de la nature de la boucle d'abonnés.
Beaucoup d'efforts ont été déployés pour caractériser les boucles d'abonnés dans les réseaux
d'accès. A partir des spécifications de boucles, il serait souhaitable de prévoir la qualité de
fonctionnement des systèmes xDSL. Des procédures de tests de différents systèmes xDSL sur
différentes configurations de boucles d'abonnés sont décrites par exemple dans la
Recommandation UIT-T G.996.1, dans le rapport technique TR-029 du DSL Forum et dans le
Rapport PN 4254-INT (projet 1) de la TIA (Telecommunications Industry Association). La présente
annexe, qui contient un bref extrait du Rapport TIA précité, montre les dégradations qui influencent
le fonctionnement des systèmes xDSL dans les réseaux d'accès.
FIGURE 1
FIGURE 2
Diagramme fonctionnel de configuration de réseau xDSL
FIGURE 3
Modèle de perturbations statistique
______________