F A C U L T A D D E C I E N C I A S Y T E C N O L O G A

U N I V E R S I D A D D E A Q U I N O B O L I V I A

1














WORK PAPER #2




SISITEMAS DIGITALES II



Nro. DE PROCEDIMIENTO: Nro. DE HOJAS: 7

ELABOR: CDIGO: ITT 316

TITULO WORK PAPER: CIRCUITOS BIESTABLES

DPTO: UDABOL ORURO

DESTINADO A:

DOCENTES ALUMNOS ADMINISTRATIVOS OTROS


OBSERVACIONES:

FECHA DE DIFUSIN: Abril 2014

FECHA DE ENTREGA: Abril 2014










X

F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

2
Circuitos biestables I. Flip-Flop Bsico RS
Circuitos Biestables

Comencemos... Los circuitos biestables son muy conocidos y empleados como elementos de
memoria, ya que son capaces de almacenar un bit de informacin. En general, son conocidos como
Flip-Flop y poseen dos estados estables, uno a nivel alto (1 lgico) y otro a nivel bajo (cero lgico).

Comencemos... Los circuitos biestables son muy conocidos y empleados como elementos de
memoria, ya que son capaces de almacenar un bit de informacin. En general, son conocidos como
Flip-Flop y poseen dos estados estables, uno a nivel alto (1 lgico) y otro a nivel bajo (cero lgico).

Perdn, me estaba olvidando de un pequeo detalle, es posible que al presionar el pulsador se
produzcan rebotes elctricos, es como haberlo presionado varias veces, y s... los resultados sern
totalmente inesperados, as que lo de los cablecitos para probar estos circuitos no nos servirn de
mucho, es conveniente utilizar un pulso de reloj para realizar estas pruebas, ya sabes...!!! un circuito
astable, de los que hicimos en lecciones anteriores, de ahora en ms lo llamaremos pulso de reloj o
Clock o CK.
Por lo general un Flip-Flop dispone de dos seales de salida, una con el mismo valor de la entrada y
otra con la negacin del mismo o sea su complemento.
Primero lo bsico, como siempre, y luego lo enredamos un poco ms.
FLIP FLOP BSICO RS
Se puede construir uno fcilmente utilizando dos compuertas NAND o NOR conectadas de tal forma
de realimentar la entrada de una con la salida de la otra, quedando libre una entrada de cada
compuerta, las cuales sern utilizadas para control Set y Reset.



Las resistencias R1 y R2 utilizadas en ambos casos son de 10k y las puse solamente para evitar
estados indeterminados, observa el circuito con compuertas NOR... Un nivel alto aplicado en Set,
hace que la salida negada -Q sea 0 debido a la tabla de verdad de la compuerta NOR, al realimentar
la entrada de la segunda compuerta y estando la otra a masa, la salida normal Q ser 1. Ahora bien,
esta seal realimenta la primer compuerta, por lo tanto no importan los rebotes, y el FF se mantendr
en este estado hasta que le des un pulso positivo a la entrada Reset.

Conclusin: El biestable posee dos entradas Set y Reset que trabajan con un mismo nivel de seal,
provee dos salidas, una salida normal Q que refleja la seal de entrada Set y otra -Qque es el
complemento de la anterior.
Si comparas los dos flip-flop representados en el grfico, vers que slo difieren en los niveles de
seal que se utilizan, debido a la tabla de verdad que le corresponde a cada tipo de compuerta.
FLIP FLOP RS - Controlado por un pulso de reloj:
F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

3
En este caso voy a utilizar el ejemplo de las compuertas NAND, pero le agregaremos dos compuertas
ms, y uniremos la entrada de cada una a una seal de Reloj..

Lo dicho ms arriba, necesitamos un generador de pulsos (Astable) para conectarlo en la entrada
Clock, una vez lo tenemos pasamos a interpretar el circuito...

Si pones un 0 en Set y la entrada Clock est a 1 ocurrir todo lo que se describe en el esquema
anterior, veamos que ocurre cuando Clock pasa a 0...

Sorpresa!, el FF se mantiene sin cambios en Q y -Q Fjate que ahora no importa el estado
deSet y Reset, esto se debe a su tabla de verdad (basta que una de sus entradas sea 0 para que su
salida sea 1) por lo tanto Set y Reset quedan inhabilitadas.

Es decir que se leern los niveles de Set y Reset slo cuando la entrada Clock sea 1.

NOTA 1: El primer circuito que vimos (Flip-Flop simple) es llamado Flip- Flop Asncrono ya que
puede cambiar el estados de sus salidas en cualquier momento, y slo depende de las entradas Set y
Reset.

NOTA 2: El segundo circuito es controlado por una entrada Clock y es llamado Flip-Flop Sncrono ya
que el cambio de estado de sus salidas esta sincronizado por un pulso de reloj que realiza la lectura
de las entradas en un determinado instante.



Antes de continuar quiero mostrarte algo muy interesante, no es la nica forma de obtener un Flip-
Flop, observa esto...


F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

4
FLOP - Con un inversor
La ventaja aqu es la cantidad de compuertas utilizadas, esta bueno, no te parece...?

Bueno, lo dejo para que lo analices...
El flip-flop presentado anteriormente conocido como flip-flop RS suele presentar un estado
indeterminado cuando sus dos entradas R y S se encuentran en estado alto as que veamos cmo se
puede solucionar este inconveniente
FLIP FLOP D: En este circuito no existe la posibilidad de que las dos entradas estn a nivel alto ya
que posee un inversor entre la una y la otra de tal modo que R = -S, observa el siguiente grfico, aqu
se supone la entrada Dato a nivel 0






Veamos que ocurre cuando la entrada Dato, pasa a 1 y CK cambia de estado pasando tambin a 1,
segn como se van transmitiendo los datos por las compuertas resulta Q=1 y -Q=0.

Para que el flip-flop retorne a su estado inicial, la entrada Dato D deber pasar a 0 y slo se transferir
a la salida si Ck es 1. Nuevamente se repite el caso que para leer el datos debe ser ck=1.

En forma general se representa el filp-flop D con el siguiente smbolo:
F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

5

FLIP FLOP Master-Slave: Se trata de un arreglo de dos FF independientes. El primero acta como
Master y el otro como Slave. Con la diferencia de que en este caso las entradas Set y Reset son
realimentadas por las salidas Q y -Q respectivamente, quedando libre nicamente la entrada CK.

Ya s, ser complicado de analizar, pero lo haremos fcil, veamos...

Considerando CK=0, ser la salida Q=0 y -Q=1, al momento del cambio de nivel de CK (CK=1), slo
cambiaran las salidas del primer flip-flop (Master) sin afectar las salidas Q y -Q. Ahora bien, cuando
CK regrese a su estado inicial (CK=0) el Slave conmutar las salidas Q y -Q quedando Q=1 y -Q=0. Al
cambiar de estado CK (CK=1) las salidas no sern afectadas. Esto se puede resumir en una pequea
tabla de verdad, como sta:

Bueno, le agregu una fila ms, por si preguntas ;-)

A este tipo de Flip-flop, se le ha dado la posibilidad de preestablecer el estado de sus salidas,
adicionndole dos entradas ms, Preset (Pr) y Clear (Clr), que vendran a ser algo as como Set y
Reset respectivamente, pero claro, hay que advertir que se debe evitar la situacin Pr=Clr=0. Tambin
tiene una forma de representacin simblica...

Y an queda ms, el flip-flop JK, as que vamos por l...
F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

6
FLIP FLOP JK:

Un flip-flop JK es muy similar al visto anteriormente pero mucho ms complejo que ste, y existen
Circuitos integrados que ya lo traen incorporado as que por cuestiones de sencillez y para no
complicarte demasiado utilizar su representacin simblica.

Lo vamos a analizar de forma sencilla haciendo uso de la tabla de verdad que corresponde al
funcionamiento del flip-flop.

Comencemos:

Las dos primeras lneas indican que las entradas Clr y Pr establecen el estado de las salidas Q y -Q
sin importar el estado en que se encontraban anteriormente, ni el estado de las otras entradas (J, K y
CK).

En la tercera y cuarta lnea se han establecido las entradas Clr y Pr a nivel 1y las salidas Q y -Q
permanecen en cualquiera de los dos estados mencionados anteriormente, segn el que se haya
establecido. Ahora bien si se mantiene CK=0 las salidas Q y -Q permanecen sin cambio (Sc), lo
mismo ocurre si se mantiene CK=1, y contina as en los cambios ascendentes de CK, y como podrs
notar en la siguiente lnea, si estableces J=K=0 queda sin importancia la entrada CK y sin cambio las
salidas.

En la sptima y octava lnea se transfieren los datos de las entradas J y K a las salidas Q y -Q
respectivamente, pero esto slo ocurrir en la transicin ascendente de CK. Finalmente con
Clr=Pr=J=K=1 el flip-flop Cambiar Siempre (Cs) cada vez que se presente una transicin
descendente de CK.

Y hasta aqu..., la idea fue mostrarte las ventajas y desventajas de cada uno de estos circuitos, te
F A C U L T A D D E C I E N C I A S Y T E C N O L O G A



U N I V E R S I D A D D E A Q U I N O B O L I V I A

7
recuerdo que no necesitas armar uno de estos embrollos de compuertas, ya que existen integrados
que las contienen, como el CD4027 que es un doble flip-flop JK maestro-esclavo o el CD4013 que es
un doble flip-flop tipo D, al cual le voy a dedicar una pgina especial, por sus variadas aplicaciones,
muy utilizado en robtica!


CUESTIONARIO
1.-Defina y compare las tablas de verdad de los diferentes flip-flops
2.-Ejemplifique circuitos de aplicacin de los diferentes flip-flops