Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 50 vistas

    Laboratorio Dirigido No5

    Cargado por

    Deybi Ypanaqué Silva
    Este documento describe un laboratorio sobre circuitos lógicos decodificadores utilizando el lenguaje de descripción de hardware VHDL. Los objetivos son diseñar e implementar un decodificador de 2 a 4 y simular su funcionamiento. Se proporciona código VHDL para el decodificador y se explica cómo simularlo y grabarlo en una tarjeta de desarrollo. Las actividades posteriores al laboratorio incluyen diseñar un sistema decodificador para mostrar la palabra "PELOTA" en un display de 7 segmentos y un sumador/restador de

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Laboratorio Dirigido No5

    Cargado por

    Deybi Ypanaqué Silva
    50 vistas4 páginas
    Este documento describe un laboratorio sobre circuitos lógicos decodificadores utilizando el lenguaje de descripción de hardware VHDL. Los objetivos son diseñar e implementar un decodificador de 2 a 4 y simular su funcionamiento. Se proporciona código VHDL para el decodificador y se explica cómo simularlo y grabarlo en una tarjeta de desarrollo. Las actividades posteriores al laboratorio incluyen diseñar un sistema decodificador para mostrar la palabra "PELOTA" en un display de 7 segmentos y un sumador/restador de

    Descripción original:

    laboratoio

    Título original

    Laboratorio_dirigido_No5

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe un laboratorio sobre circuitos lógicos decodificadores utilizando el lenguaje de descripción de hardware VHDL. Los objetivos son diseñar e implementar un decodificador de 2 a 4 y simular su funcionamiento. Se proporciona código VHDL para el decodificador y se explica cómo simularlo y grabarlo en una tarjeta de desarrollo. Las actividades posteriores al laboratorio incluyen diseñar un sistema decodificador para mostrar la palabra "PELOTA" en un display de 7 segmentos y un sumador/restador de

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    50 vistas4 páginas

    Laboratorio Dirigido No5

    Cargado por

    Deybi Ypanaqué Silva
    Este documento describe un laboratorio sobre circuitos lógicos decodificadores utilizando el lenguaje de descripción de hardware VHDL. Los objetivos son diseñar e implementar un decodificador de 2 a 4 y simular su funcionamiento. Se proporciona código VHDL para el decodificador y se explica cómo simularlo y grabarlo en una tarjeta de desarrollo. Las actividades posteriores al laboratorio incluyen diseñar un sistema decodificador para mostrar la palabra "PELOTA" en un display de 7 segmentos y un sumador/restador de

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 4

    Universidad Tecnológica del Perú

    Circuitos Lógicos Combinacionales


    Laboratorio Dirigido N°5
    2019

    Departamento de Electrónica Sede Lima Centro


    Laboratorio de diseño digital usando
    lenguaje de descripción de hardware VHDL
    Circuitos Lógicos Decodificadores

    1.- OBJETIVOS
    Realizar el diseño electrónico digital utilizando las principales herramientas
    del uso del lenguaje de descripción de hardware VHDL para realizar la
    comprobación de los circuitos lógicos decodificadores.
    I. Pre-laboratorio
    a. ¿Qué es un decodificador integrado?
    b. ¿Qué es un decodificador con compuertas lógicas?
    c. Simular un circuito en base a compuertas lógicas que realice un decodificador
    de 2 a 4 con compuertas logicas.

    Figura 1. Decoder de 2 a 4
    Construir el circuito del circuito de la Figura 1, utilizando el software Quartus y luego
    realizar la simulación funcional del diseño del circuito Completar la tabla

    S1 S0 Do D1 D2 D3
    0 0
    0 0
    0 1
    0 1
    1 0
    1 0
    1 1
    1 1

    Departamento de Electrónica Sede Lima Centro


    II. Laboratorio
    a. Realizar el diseño basado en VHDL que nos permita obtener un
    decodificador de 2 a 4 con habilitador ( E ).

    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;

    entity decode_2to4_top is
    Port ( A : in STD_LOGIC_VECTOR (1 downto 0); -- 2-bit input
    X : out STD_LOGIC_VECTOR (3 downto 0); -- 4-bit output
    EN : in STD_LOGIC); -- enable input
    end decode_2to4_top;

    architecture Behavioral of decode_2to4_top is


    begin
    process (A, EN)
    begin
    X <= "1111"; -- default output value
    if (EN = '1') then -- active high enable pin
    case A is
    when "00" => X(0) <= '0';
    when "01" => X(1) <= '0';
    when "10" => X(2) <= '0';
    when "11" => X(3) <= '0';
    when others => X <= "1111";
    end case;
    end if;
    end process;
    end Behavioral;

    b. Realizar la simulación en la herramienta de Simulación Funcional.


    c. Grabar el diseño en la tarjeta de desarrollo DE-1Soc

    Departamento de Electrónica Sede Lima Centro


    III. Post-Laboratorio
    a. Diseñar un sistema decodificador usando VHDL para visualizar en un
    Display de siete segmentos de ánodo común las letras de la palabra
    PELOTA
    b. Diseñar un sistema decodificador usando VHDL que nos permita
    obtener un sumador/restador con habilitador para dos números de 4
    bits.

    4
    A Suma
    B 4
    ???? Carry
    Cin

    Departamento de Electrónica Sede Lima Centro

    También podría gustarte

    pFad - Phonifier reborn

    Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

    Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.


    Alternative Proxies:

    Alternative Proxy

    pFad Proxy

    pFad v3 Proxy

    pFad v4 Proxy