243004 – ELECTRONICA DIGITAL

Fase 1- Reconocimiento de Sistemas de Numeración y Simplificación de Funciones

Presentado a:

Ricardo Pino Díaz

Entregado por:

YENDRI YEPES HOYOS

Código: 1003368912

Grupo: 243004_6

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA - UNAD

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA

SEPTIEMBRE DE 2022

PURISIMA, CORDOBA
 INTRODUCCIÓN

En el presente documento se evidencia la solución de sistemas de numeración y métodos de

simplificación mediante conversiones matemáticas y mapas de Karnaugh respectivamente, para la

solución de circuitos lógicos y descripción de hardware, poniendo en práctica los contenidos

programáticos de la unidad 1 del curso de electrónica digital.

General

Comprender los contenidos programáticos de la unidad 1 de asignatura electrónica

digital

Específicos

 Resolver los sistemas de numeración.

 Hacer uso de los mapas de Karnaugh para la simplificación de las

ecuaciones de los sistemas digitales.

Estudiante 4:

1. Realice las siguientes conversiones de base 10 a la base indicada, se debe colocar el paso

a paso del método matemático implementado (Secciones 3.3 y 3.5 del libro de Muñoz):

a. 526 a Hexadecimal

𝟓𝟐
= 𝟑 𝒒𝒖𝒆𝒅𝒂𝒏 (𝟒 𝒔𝒆 𝒃𝒂𝒋𝒂 𝒆𝒍 𝟔 = 𝟒𝟔)
𝟏𝟔
𝟒𝟔
= 𝟐 𝒒𝒖𝒆𝒅𝒂𝒏 (𝟏𝟒)
𝟏𝟔

(𝟎)

(𝟓𝟐𝟔)𝟏𝟎 = (𝟐𝟎𝑬)𝟏𝟔

b. 284 a Binario

𝟐𝟖𝟒
= 𝟏𝟒𝟐 (𝟎)
𝟐
𝟏𝟒𝟐
= 𝟕𝟏 (𝟎)
𝟐
𝟕𝟏
= 𝟑𝟓 (𝟏)
𝟐

𝟑𝟓
= 𝟏𝟕 (𝟏)
𝟐
𝟏𝟕
= 𝟖 (𝟏)
𝟐
𝟖
= 𝟒 (𝟎)
𝟐
𝟒
= 𝟐 (𝟎)
𝟐
𝟐
= 𝟏 (𝟎)
𝟐
 (𝟐𝟖𝟒)𝟏𝟎 = (𝟏𝟎𝟎𝟎𝟏𝟏𝟏𝟎𝟎)𝟐

c. 53,9 a Hexadecimal

Parte entera

𝟓𝟑
= 𝟑 (𝟓)
𝟏𝟔

Parte decimal

𝟎. 𝟗 × 𝟏𝟔 = 𝟏𝟒, 𝟒

𝟎. 𝟒 × 𝟏𝟔 = 𝟔, 𝟒

(𝟓𝟑, 𝟗)𝟏𝟎 = (𝟑𝟓, 𝑬𝟔)𝟏𝟔

d. 112,61 a Binario

Parte entera

𝟏𝟐𝟐
= 𝟓𝟔 (𝟎)
𝟐

𝟓𝟔
= 𝟐𝟖 (𝟎)
𝟐
𝟐𝟖
= 𝟏𝟒 (𝟎)
𝟐
𝟏𝟒
= 𝟕 (𝟎)
𝟐
𝟕
= 𝟑 (𝟏)
𝟐
𝟑
= 𝟏 (𝟏)
𝟐

Parte decimal

𝟎, 𝟔𝟏 × 𝟐 = 𝟏, 𝟐𝟐

𝟎. 𝟐𝟐 × 𝟐 = 𝟎, 𝟒𝟒
 𝟎. 𝟒𝟒 × 𝟐 = 𝟎, 𝟖𝟖

𝟎. 𝟖𝟖 × 𝟐 = 𝟏, 𝟕𝟔

(𝟏𝟐𝟐, 𝟔𝟏)𝟏𝟎 = (𝟏𝟏𝟏𝟎𝟎𝟎𝟎, 𝟏𝟎𝟎𝟏)𝟐

2. Convierta los siguientes números a complemento a 2 con el número bits indicados, se

debe colocar el paso a paso del método matemático utilizado (Sección 3.7.2 del libro de

Muñoz).

G. −5 con 8 bits.

𝟓
= 𝟐 (𝟏)
𝟐
𝟐
= 𝟏 (𝟎)
𝟐

Numero positivo con 8 bits

(𝟓)𝟏𝟎 = (𝟎𝟎𝟎𝟎𝟎𝟏𝟎𝟏)𝟐

Numero con complemento a dos con 8 bits

(−𝟓)𝟏𝟎 = (𝟏𝟏𝟏𝟏𝟏𝟎𝟏𝟏)𝟐

H. -50 con 8 bits

𝟓𝟎
= 𝟐𝟓 (𝟎)
𝟐

𝟐𝟓
= 𝟏𝟐 (𝟏)
𝟐
𝟏𝟐
= 𝟔 (𝟎)
𝟐
𝟔
= 𝟑 (𝟎)
𝟐
 𝟑
= 𝟏 (𝟏)
𝟐

Numero positivo con 8 bits

(𝟓𝟎)𝟏𝟎 = (𝟏𝟎𝟏𝟏𝟏𝟎𝟎𝟏𝟎)𝟐

Numero con complemento a dos con 8 bits

(−𝟓𝟎)𝟏𝟎 = (𝟏𝟏𝟎𝟎𝟏𝟏𝟏𝟎)𝟐

3. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de Muñoz):

𝑭(𝑨, 𝑩, 𝑪, 𝑫) ∏(𝟐, 𝟒, 𝟑, 𝟓, 𝟔)

N A B C D F

0 0 0 0 0 1

1 0 0 0 1 1

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 0

5 0 1 0 1 0

6 0 1 1 0 0

7 0 1 1 1 1

8 1 0 0 0 1

9 1 0 0 1 1

10 1 0 1 0 1
 11 1 0 1 1 1

12 1 1 0 0 1

13 1 1 0 1 1

14 1 1 1 0 1

15 1 1 1 1 1

a. Utilizando mapas de Karnaugh encuentre la mínima expresión Producto de Sumas.

AB\CD 00 01 11 10

00 1 1 0 0

01 0 0 1 0

11 1 1 1 1

10 1 1 1 1

̅ )(𝑨 + 𝑪
̅ + 𝑪)(𝑨 + 𝑩 + 𝑪
𝑭 = (𝑨 + 𝑩 ̅ + 𝑫)

b. Implemente en VHDL la expresión usando el software EDAPLAYGROUND. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la

simulación
c. Construir el esquemático de la función simplificada para el producto de sumas.
4. En una central solar se dispone de 3 grupos de paneles y se desea monitorizar su

funcionamiento. Para ello cada grupo dispone de un sensor que se activa (1) si el grupo

está funcionando correctamente y se desactiva (0) en caso de que se detecte un fallo en el

grupo. Diseñe un circuito que a partir de la información proporcionada por estos sensores

active una señal cuando falle sólo uno de los grupos, otra cuando fallen dos o más grupos.
a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta tabla

tendrá tres entradas (una por cada sensor) y dos salidas (una cuando que indica

cuando falla un grupo y otra para indicar cuando está fallando más de un grupo).

N A B C FS1 GS2

0 0 0 0 0 1

1 0 0 1 0 1

2 0 1 0 0 1

3 0 1 1 1 0

4 1 0 0 0 1

5 1 0 1 1 0

6 1 1 0 1 0

8 1 1 1 0 0

b) Simplifique dicha tabla de verdad usando Karnaught e impleméntela en VHDL.

A\ BC 00 01 11 10

0 0 0 1 0

1 0 1 0 1

̅ × 𝑩 × 𝑪) + (𝑨 × 𝑩
𝑮𝑺𝟐 = (𝑨 ̅)
̅ × 𝑪) + (𝑨 × 𝑩 × 𝑪

A\ BC 00 01 11 10

0 1 1 0 1

1 1 0 0 0
 𝑭𝑺𝟐 = (𝑩 ̅ ) + (𝑨
̅ ×𝑪 ̅×𝑩
̅ ) + (𝑨 ̅)
̅×𝑪

c) Simule su diseño en EDAPLAYGROUND para comprobar el correcto

funcionamiento de su circuito.
5. Sea la siguiente función Booleana, en donde los primeros términos son los mintérminos

(m) y los segundos (d) son condiciones libres

N A B C D F

0 0 0 0 0 1

1 0 0 0 1 1
 2 0 0 1 0 1

3 0 0 1 1 1

4 0 1 0 0 X

5 0 1 0 1 X

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 X

11 1 0 1 1 0

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 0

15 1 1 1 1 1

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

AB\CD 00 01 11 10

00 1 1 1 1

01 X X 0 1

11 0 0 1 0

10 0 0 0 X
 ̅×𝑩
𝑭 = (𝑨 ̅ ) + (𝑨
̅ ×𝑪 ̅ ) + (𝑨
̅×𝑪 ̅×𝑪×𝑫
̅ ) + (𝑨 × 𝑩 × 𝑪 × 𝑫)

b. Implemente en VHDL la expresión usando el software EDAPLAYGROUND. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la

simulación
 CONCLUSIONES

De la anterior actividad podemos concluir que los métodos de simplificación mediante

conversiones matemáticas y mapas de Karnaugh, para la solución de circuitos lógicos son una

parte fundamental del desarrollo de la electrónica digital, así como también, el uso de

herramientas como los softwares tales como Eda playGround el cual no muestra de forma

practica el comportamiento de los circuitos lógicos.