Cuestionario Previo 10 PDF

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
(Universidad Del Perú, DECANA DE AMÉRICA)
VICERRECTORADO ACADÉMICO DE PREGRADO
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
Curso: Laboratorio de circuitos digitales
Docente: Casimiro Pariasca Oscar Armando
Alumno: Escobedo Contreras Roberto Gaspar
Código: 20190263
SECCIÓN: L17
Laboratorio 10: Circuitos Latch y Flip - Flop
Fecha de entrega: 21/ 12 /2022
Lima – Perú
2022
FACULTAD DE INGENIERIA ELECTRONICA
LABORATORIO DE CIRCUITOS DIGITALES
LABORATORIO 10: Circuitos Latch y Flip - Flop
Profesor: Ing. Oscar Casimiro Pariasca
I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops D y JK utilizados
comercialmente.
2. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las
entradas y salidas.
3. Implementar aplicaciones prácticas utilizando estos dispositivos de
almacenamiento.
II. MATERIALES y EQUIPO:
- Protoboard, cables de conexión.
- CI. TTL : 74LS02, 74LS74, 74LS75, 74LS76 . 74LS112, Temporizador 555
- Resistencias= 4 x 120 ohm 1⁄4 watt; leds x 4.
- Fuente de c.c. +5 voltios, VOM, ORC, generador de pulsos.
III. CUESTIONARIO PREVIO:
• Para ser enviado como Informe Previo, vía el classroom, antes de la clase práctica, junto
con las simulaciones y comentarios de los circuitos.
• Presentar sus circuitos en la clase práctica experimental.
1. Indique la diferencia entre los latches y los flip-flops. ¿Cuáles son las formas de
disparo?
• Los latch es un circuito secuencial que esta retroalimentado pero el Flip-
flop es lo mismo solo que posee una señal de reloj adicional.
• El latch posee mayor margen de error en sus formas de memoria en cambio
el Flip-flop es más preciso por tener Detector de Flancos.
• Los latch son el corazón del Flip-flop ya que a su capacidad de memoria
tiene la capacidad de establecer o borrar información en él.
FORMAS DE DISPARO:
a. Disparo por flanco positivo: Cambian de estado en la subida del pulso de reloj o
bien de la forma de onda, va de tensión GND a +5V. Este flanco también se
denomina de BAJA a ALTA (L a H)
b. Disparo por flanco negativo: Se denomina ALTA a BAJA (H a L) des pulso de

reloj, es decir, va de tensión +5V a GND.
2. ¿Qué son circuitos con entradas síncronas o asíncronas?
Circuito con entradas síncronas: Este circuito con este tipo de entradas
esta siempre ligado a la señal de reloj y dependerá siempre de ella. Determina la
salida solo si ocurre un flanco de subida o bajada y puede establecer salidas
“dinámicas” o variables dependiendo del diseño del Flip-flop.
Circuito con entradas asíncronas: Este circuito con este tipo de entradas
es totalmente ajena al clock (señal de reloj), además puede borrar o establecer la
salida cuando quiere al igual que también puede establecer o borrar la unidad de
memoria.
3. Explique el funcionamiento del flip-flop D con reloj
Su función es dejar pasar lo que entra por D, a la salida Q, después de un pulso del
reloj. Junto con el flip-flop JK uno de los flip flop más comunes con reloj. Su tabla
de estado sería la siguiente:
Por lo que inferimos de la tabla para el flip-flop D que: Q+ = D
4. Dibujar la forma de onda de salida Q, para cada uno de los flip-flop tipo D
mostrados en la figura, a partir de las formas de onda de entrada mostradas:
Observe que la señal de reloj es diferente en cada caso.
Las formas de onda de Q son:

5. Verificar la operación del flip flop 74LS74 - tipo D. Verificar el uso de las entradas
de PRESET y CLEAR. Mostrar un diagrama de tiempos para las señales D, CLK y
Q.
La salida del flip flop de tipo D se igualará a la entrada cuando se produzca el

flanco ascendente o descendente de la señal de reloj (CLK).
Tabla de verdad para un flip flop de tipo D disparado por flanco ascendente:
6. Verificar la operación del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos

para las señales D, EN y Q.
La salida del latch de tipo D se igualará a la entrada cuando este activa la

habilitación ya que cuando se desactiva, la salida permanecerá sin cambios.
Tabla de verdad de un latch tipo D sería el siguiente:

7. Explique el funcionamiento del flip-flop JK con reloj.
El funcionamiento de este, es idéntico al de un flip flop S-R en las condiciones de
operación permanencia de estado, SET, RESET. La diferencia esta que en el flip-
flop JK no tiene condición no valida como en el caso de S-R.
8. Verificar la operación del flip-flop 74LS76 o 74LS112 - tipo JK. Mostrar un

diagrama de tiempos para las señales J, K, CLK, PRT , CLR y Q.
El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el

problema de tener una salida indeterminada cuando las entradas se encuentran
activas a la vez. En este dispositivo cuando las dos entradas se colocan a nivel alto
la salida cambia al estado opuesto al que se encontraba. A este modo de
funcionamiento se le denomina modo de basculación.
La tabla de verdad del flip-flop JK sería el siguiente:
9. Implementar los siguientes circuitos como aplicaciones básicas de los flip-flops:
9.a. En el circuito mostrado, conectar las salidas CLK-A y CLK-B a las entradas A
y B de la compuerta NOR y verificar la forma de onda en Y. La señal de CLK es
una señal de pulsos de 5 voltios y de 100 Hz. Puede utilizar un temporizador 555
como multivibrador astable para obtener la señal de reloj.
9.b. En los circuitos mostrados, la señal de CLK es una señal de pulsos de 5 voltios y de 100
Hz:
10. Obtener un flip-flop tipo T a partir del CI 74LS76. Verificar su tabla de verdad.
El flip flop T se obtiene del tipo JK (74LS76) cuando las entradas J y K se conectan para
proporcionar una entrada única designada por T. El flip-flop T, por lo tanto, tiene
2condiciones. Cuando T = 0 (J=K=0) una transición de reloj no cambia el estado del flip-
flop. Cuando T=1 (J=K=1) una transición de reloj complementa el estado del flip-flop. Su
tabla de verdad es:
11. ¿Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados?
La señal de reloj ayuda para poder permitir o no la transmisión de datos iniciales.
12. Para el circuito mostrado, completar el diagrama de tiempos para la salida Q, suponiendo
que inicialmente está en BAJO.

Cuestionario Previo 10 PDF

Cargado por

Copyright:

Formatos disponibles

Cuestionario Previo 10 PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Cuestionario Previo 10 PDF

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad Del Perú, DECANA DE AMÉRICA)

VICERRECTORADO ACADÉMICO DE PREGRADO

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

Curso: Laboratorio de circuitos digitales

Docente: Casimiro Pariasca Oscar Armando

Alumno: Escobedo Contreras Roberto Gaspar

Laboratorio 10: Circuitos Latch y Flip - Flop

Fecha de entrega: 21/ 12 /2022

LABORATORIO DE CIRCUITOS DIGITALES

LABORATORIO 10: Circuitos Latch y Flip - Flop

Profesor: Ing. Oscar Casimiro Pariasca

III. CUESTIONARIO PREVIO:

b. Disparo por flanco negativo: Se denomina ALTA a BAJA (H a L) des pulso de

3. Explique el funcionamiento del flip-flop D con reloj

Por lo que inferimos de la tabla para el flip-flop D que: Q+ = D

Las formas de onda de Q son:

La salida del flip flop de tipo D se igualará a la entrada cuando se produzca el

6. Verificar la operación del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos

La salida del latch de tipo D se igualará a la entrada cuando este activa la

Tabla de verdad de un latch tipo D sería el siguiente:

8. Verificar la operación del flip-flop 74LS76 o 74LS112 - tipo JK. Mostrar un

El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el

11. ¿Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados?

La señal de reloj ayuda para poder permitir o no la transmisión de datos iniciales.

También podría gustarte

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.